[发明专利]用于数字电路的信号延迟方法、装置及数字电路系统

权利要求书

1.一种用于数字电路的信号延迟方法，其特征在于，包括：

接收待延迟的信号，所述待延迟的信号的待延迟量为n个延迟单位，其中n为自然数；

分解出所述待延迟的信号的上升沿和下降沿；

通过计数器对所述上升沿和下降沿分别进行n-1个延迟单位的延迟，得到延迟后的上升沿和延迟后的下降沿；

将所述延迟后的上升沿和延迟后的下降沿合成，得到所述待延迟的信号延迟了n延迟单位后的信号。

2.根据权利要求1所述方法，其特征在于，通过计数器对所述上升沿和下降沿分别进行n-1个延迟单位的延迟，包括：

将所述n-1个延迟单位与所述待延迟的信号的沿间隔最小值进行比较，所述沿间隔最小值为所述待延迟的信号的所有上升沿间隔与所有下降沿间隔中的间隔最小的值，所述上升沿间隔为所述待延迟的信号中从第一个上升沿开始，相邻的两个上升沿之间的间隔，所述下降沿间隔为所述待延迟的信号中从第一个下降沿开始，相邻的两个下降沿之间的间隔；

当所述n-1个延迟单位小于等于所述待延迟的信号的沿间隔最小值时，所述上升沿和下降沿分别通过一个基本脉冲延迟单元进行延迟；

当所述n-1个延迟单位大于所述待延迟的信号的沿间隔最小值时，所述上升沿和下降沿分别通过m个级联的基本脉冲延迟单元进行延迟，m等于所述n-1个延迟单位除以所述待延迟的信号的沿间隔最小值后，向上取整得到的值；

其中，每个所述基本脉冲延迟单元的延迟量小于等于所述待延迟的信号的沿间隔最小值，各基本脉冲延迟单元分别包含一个计数器。

3.根据权利要求2所述方法，其特征在于，所述m个级联的基本脉冲延迟单元中，第一个基本脉冲延迟单元的延迟量等于所述n-1个延迟单位减去m-1个所述待延迟的信号的沿间隔最小值，其余基本脉冲延迟单元的延迟量均等于所述待延迟的信号的沿间隔最小值。

4.根据权利要求1-3任一项所述方法，其特征在于，通过计数器对所述上升沿和下降沿分别进行n-1个延迟单位的延迟，包括：

所述计数器在所述上升沿或下降沿的触发下从1开始计数，当计数达到所述计数器的延迟量减1个延迟单位时清零，且输出高电平脉冲信号。

5.根据权利要求1-3任一项所述方法，其特征在于，将所述延迟后的上升沿和延迟后的下降沿合成，包括：通过时序逻辑将所述延迟后的上升沿和延迟后的下降沿合成。

6.一种用于数字电路的信号延迟装置，其特征在于，包括：

沿分解单元，用于接收待延迟的信号，并用于分解出所述待延迟的信号的上升沿和下降沿，并将分解出的所述待延迟的信号的上升沿和下降沿发送给延迟单元，所述待延迟的信号的待延迟量为n个延迟单位，其中n为自然数；

延迟单元，用于接收所述沿分解单元发送的所述待延迟的信号的上升沿和下降沿，通过计数器对所述上升沿和下降沿分别进行n-1个延迟单位的延迟，得到延迟后的上升沿和延迟后的下降沿，并将所述延迟后的上升沿和延迟后的下降沿发送给合成单元；

合成单元，用于接收所述延迟单元发送的所述延迟后的上升沿和延迟后的下降沿，将所述延迟后的上升沿和延迟后的下降沿合成，得到所述待延迟的信号延迟了n延迟单位后的信号。

7.根据权利要求6所述装置，其特征在于，所述延迟单元包括上升沿延迟单元和下降沿延迟单元，所述上升沿延迟单元和下降沿延迟单元分别包括至少一个基本脉冲延迟单元，一个基本脉冲延迟单元中包含一个计数器；

所述上升沿延迟单元通过所述至少一个基本脉冲延迟单元对所述上升沿延迟所述n-1个延迟单位；

所述下降沿延迟单元通过所述至少一个基本脉冲延迟单元对所述下降沿延迟所述n-1个延迟单位；

各基本脉冲延迟单元的延迟量分别小于等于所述待延迟的信号的沿间隔最小值，所述沿间隔最小值为所述待延迟的信号的所有上升沿间隔与所有下降沿间隔中的间隔最小的值，所述上升沿间隔为所述待延迟的信号中从第一个上升沿开始，相邻的两个上升沿之间的间隔，所述下降沿间隔为所述待延迟的信号中从第一个下降沿开始，相邻的两个下降沿之间的间隔。