[发明专利]一种基于自对准双图案的半导体制造方法有效
申请号: | 201210162459.2 | 申请日: | 2012-05-18 |
公开(公告)号: | CN103426809A | 公开(公告)日: | 2013-12-04 |
发明(设计)人: | 张海洋;张城龙 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;顾珊 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 对准 图案 半导体 制造 方法 | ||
技术领域
本发明涉及半导体制造领域,具体地,本发明涉及一种基于自对准双图案的半导体制造方法。
背景技术
对于高容量的半导体存储装置需求的日益增加,这些半导体存储装置的集成密度受到人们的关注,为了增加半导体存储装置的集成密度,现有技术中采用了许多不同的方法,例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元,对于通过改变单元结构增加集成密度的方法来说,已经进行尝试沟通过改变有源区的平面布置或改变单元布局来减小单元面积。
NAND闪存是一种比硬盘驱动器更好的存储方案,由于NAND闪存以页为单位读写数据,所以适合于存储连续的数据,如图片、音频或其他文件数据;同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到广泛的应用。目前,为了提高NAND闪存的容量,需要在制备过程中提高NAND闪存的集成密度。
在制备NAND闪存过程中,间隔物图案化技术(Spacer patterning technology,SPT)以及自对准双图案技术(self aligned double patterning,SaDPT)均可以用来制备纳米尺度的晶体管,采用所述方法处理半导体的晶片时通常使用公知的图案化和蚀刻工艺在晶片中形成半导体器件的特征,在这些光刻工艺中,光刻胶材料沉积在晶片上,然后暴露于经过中间掩膜过滤的光线,通过中间掩膜后,该光线接触该光刻胶材料的表面,该光线改变该光刻胶材料的化学成分从而显影机可以去除该光刻胶材料的一部分,得到所需要的图案,如图1a-1e所示,目前采用自对准双图案法制造半导体器件的过程为:
首先,在半导体衬底102上形成SiN掩膜层104,在SiN掩膜层104上方形成氧化物掩膜层106,在氧化物掩膜层106上形成多晶硅掩膜层108,在该多晶硅的掩膜层108上形成第二层SiN掩膜层110,最后在第二层SiN掩膜层110的上方形成图案化掩膜层112,得到层叠;
然后对该层叠进行蚀刻,蚀刻时由于第二层SiN掩膜层110下面为多晶硅掩膜层108,因此蚀刻时可以蚀刻到该多晶硅掩膜层108,将图案掩膜层的图案转移到第二层SiN掩膜层110和所述多晶硅掩膜层108上,或者在该步骤中先将图案转移到所述SiN掩膜层110上,然后在经SiN掩膜层110将图案转移到多晶硅掩膜层108上,不管哪种方法都可以得到如图1b所示的图案,然后去除该图案化掩膜层112,接着在第二层SiN掩膜层110的上方沉积多晶硅掩膜层114,在第二层SiN掩膜层110的上方以及侧壁上被所述多晶硅掩膜层114均匀覆盖,对所述多晶硅掩膜层114进行蚀刻,在第二层SiN掩膜层110和多晶硅掩膜层108的侧壁上形成间隔壁,如图1c所示;去除第二层SiN掩膜层110上面的多晶硅掩膜层114,保留第二层SiN掩膜层110和多晶硅掩膜层108的侧壁,使SiN侧壁上沉积的多晶硅层的高度和SiN的高度一致,然后沉积氧化物116以填充图1c中聚合物形成的多晶硅间隔壁,得到如图1d所示的图案,最后去除所述的第二层SiN掩膜层110和填充的氧化物116,得到多晶硅的图案,如图1e所示。
但是目前制备方法中在氧化物掩膜层106和第二层SiN掩膜层110之间选用多晶硅作为掩膜层,所述多晶硅掩膜层在蚀刻时对氧化物掩膜层和SiN的选择率低,蚀刻时容易破坏该多晶硅掩膜层,使制备得到的图案并非设计的图案,使整个半导体在后端制程(The back end ofline,BEOL)中成品率低,因此而在制备高存储密度的NAND闪存器件时,半导体后端制程中图案叠层的设置非常关键,只有合理的图案叠层的设置才能提高选择率解决所述问题。
发明内容
为了解决所述在半导体器件的后端制程(BEOL)中由于掩膜层设置不够合理,对位于其上或下的掩膜层的选择率低,造成半导体器件成品率不高的问题,本发明提供了一种基于自对准双图案的半导体制造方法,所述方法包括:
一种基于自对准双图案的半导体制造方法,所述方法包括:
在半导体衬底上方形成的低k材料或超低k材料层上方形成含硅掩膜层;
在该含硅掩膜层上方形成不含氮的氧化物掩膜层;
在该不含氮的氧化物掩膜层上方形成金属掩膜层;
在该金属掩膜层上方形成氧化物掩膜层;
图案化所述氧化物掩膜层;
在所述图案化了的氧化物掩膜层和所述金属掩膜层上沉积氮化物,然后对该氮化物进行蚀刻,以在所述氧化物掩膜层的侧壁形成间隔壁;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210162459.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:集成式驻车后制动钳上的斜面式防脱落操作拉臂
- 下一篇:一种叉车刹车盘系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造