[发明专利]一种形成双应力刻蚀阻挡层的方法

权利要求书

1.一种形成双应力刻蚀阻挡层的方法，包括：具有NMOS区域与PMOS区域的半导体器件，其特征在于，还包括以下工艺步骤：

步骤一，在NMOS区域与PMOS区域上方沉积高拉应力氮化硅层；

步骤二，在NMOS区域上方高拉应力氮化硅层的上表面生成光刻阻挡层，并对PMOS区域上高拉应力氮化硅层进行部分刻蚀，使PMOS区域上残留部分高拉应力氮化硅层；

步骤三，对PMOS区域上的高拉应力氮化硅层进行第二次刻蚀，将残留部分的高拉应力氮化硅层完全移除，同时NMOS区域上高拉应力氮化硅层未被光刻阻挡层覆盖的侧面也被刻蚀一部分；

步骤四，去除NMOS区域上光刻阻挡层；

步骤五，在所述NMOS区域上方高拉应力氮化硅层以及PMOS的上表面覆盖高压应力氮化硅层；

步骤六，在所述PMOS区域上方的高压应力氮化硅层上表面生成光刻阻挡层，并对所述NMOS区域上方的高压应力氮化硅层进行刻蚀，使NMOS区域上方的所述高拉应力氮化硅层完全露出；

步骤七，移除所述PMOS区域上方的所述光刻阻挡层。

2.根据权利要求1所述的形成双应力刻蚀阻挡层的方法，其特征在于，所述步骤二中对PMOS区域上高拉应力氮化硅层进行部分刻蚀的方法为选择性干法刻蚀方法。

3.根据权利要求1所述的形成双应力刻蚀阻挡层的方法，其特征在于，所述步骤三中的第二次刻蚀的方法为远端等离子体化学刻蚀的方法。

4.根据权利要求3所述的形成双应力刻蚀阻挡层的方法，其特征在于，所述远端等离子体化学刻蚀所采用的气体为：NH3、H2以及NF3。

5.根据权利要求1所述的形成双应力刻蚀阻挡层的方法，其特征在于，所述步骤三中，所述NMOS区域6、上高拉应力氮化硅层的侧面也被刻蚀一部分，是通过控制所述第二次刻蚀的时间来控制。

6.根据权利要求1所述的形成双应力刻蚀阻挡层的方法，其特征在于，所述高拉应力氮化硅层的沉积厚度与所述高压应力氮化硅层沉积的厚度一致。

7.根据权利要求1所述的形成双应力刻蚀阻挡层的方法，其特征在于，所述步骤七中，移除所述PMOS区域上方的所述光刻阻挡层后，所述高拉应力氮化硅层与所述高压应力氮化硅层的连接点的上表面为平面。