[发明专利]一种MOSFET器件以及制备方法

说明书

技术领域

本发明涉及晶体管制备领域，具体地，本发明涉及一种MOSFET器件以及制备方法。

背景技术

金属-氧化层-半导体-场效晶体管（MOSFET）一种可以应用在模拟电路与数字电路的场效晶体管，典型的MOSFET器件包括栅极、源极和漏极，在源极和漏极靠近栅极底部的区域还形成有轻掺杂区域（LDD区域），由于制造成本低廉与使用面积较小、高整合度的优势，在大型积体电路（Large-Scale Integrated Circuits,LSI）或是超大型积体电路（Very Large-Scale Integrated Circuits,VLSI）的领域里得到广泛应用。

随着半导体集成电路制造工艺的日益进步，过去数十年来，为了获得更好的电路的效能MOSFET的尺寸不断地变小，因为越小的MOSFET会使其通道长度减少，让通道的等效电阻也减少，可以让更多电流通过，MOSFET的尺寸变小也意味著栅极面积减少，进而可以降低等效的栅极电容。此外，越小的栅极通常会有更薄的栅极氧化层，进而可以让通道单位电阻值降低；同时MOSFET的面积越小，制造芯片的成本就可以降低，在同样的封装里可以装下更高密度的芯片，同样大小的晶圆就可以产出更多的芯片，可以进一步降低成本。MOSFET尺寸的变小让积体电路的效能大大提升，而这些技术上的突破和半导体制程的进步有着密不可分的关系。

现有技术中MOSFET制造方法如图1a-e所示，具体为：

首先在半导体衬底102上形成浅沟槽的隔离104，进而形成阱，并调节阈值电压得到如图1a所示图案，其中所述的半导体衬底可以选用硅；然后在衬底102上浅沟槽的隔离104之间的位置形成一层氧化物106绝缘层，在该氧化物绝缘层106上沉积多晶硅层108，以形成栅极，如图1b所示，然后在氧化物106和多晶硅层108两侧进行轻掺杂离子（LDD离子）的注入，在栅极的两侧分别形成源区110和漏区110，然后在多晶硅层108上沉积一绝缘层，所述绝缘层可以为氧化物，接着进行回刻，将多晶硅层108上表面的氧化物蚀刻掉，保留其两侧的绝缘层，在所述氧化物106和多晶硅层108两侧形成侧壁112，如图1c所示，在侧壁112的两侧、源区和漏区的上方注入源漏离子（S/D离子），在栅极的两侧形成源极／漏极离子掺杂区域114，如图1d所示，最后通过自对准方法在栅极、源极和漏极区域的正上方沉积一层硅化物116，即可得到如图1e所示的器件。

通过现有技术方法可以制备尺寸较小的MOSFET器件，MOSFET尺寸缩小可以带来很多好处，但同时也造成了很多负面效应，例如在上述MOSFET器件的制备过程中，由于器件尺寸的进一步缩小，所用的栅极中氧化物106、多晶硅层108以及硅化物116的尺寸也必然的减小，从而造成源极／漏极离子掺杂区域114之间形成沟道也进一步减小，由此造成了越来越强的短沟道效应，导致越来越大的漏电，功耗大幅度增加，且抗击穿能力下降，使得电子产品的待机时间成为很大的挑战。因此，在减小MOSFET器件尺寸的同时如何消除短沟道效应以及由此造成的源漏漏电成为目前亟需解决的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中缩小MOSFET器件时带来的较强的短沟道效应，本发明提供了一种MOSFET器件的制备方法，所述方法包括以下步骤：

提供半导体衬底；

在所述半导体衬底上形成栅极结构以及位于所述栅极结构两侧衬底中的LDD区；

在所述栅极结构的两侧形成栅极间隔壁；

蚀刻所述衬底以在所述衬底中形成源漏区的部位形成沟槽；

在所述沟槽的表面形成氧化物绝缘层；

在所述氧化物绝缘层上沉积氧化物掩膜层；

在所述的氧化物掩膜层上沉积硅氧化物；

回刻所述硅氧化物，仅保留位于所述沟槽临近所述栅极一侧的侧壁上的所述硅氧化物；

以所述硅氧化物为掩膜，各向同性蚀刻所述氧化物掩膜层；

采用湿法蚀刻去除所述硅氧化物以及未被所述氧化物掩膜层遮盖的所述氧化物绝缘层；

去除残留的所述氧化物掩膜层；

在所述沟槽内外延生长硅；

形成源漏区。

作为优选，所述的栅极结构包括在半导体衬底上的一层氧化物绝缘层以及位于该氧化物绝缘层上的多晶硅层。