[发明专利]半导体封装基板

说明书

技术领域

本发明关于一种半导体封装基板，并且特别地，关于一种可使探针确实接触测试垫以避免测试失败的半导体封装基板。

背景技术

由于光电产业的快速发展，并基于目前电子装置薄型化的潮流，现今的电子装置所使用的显示器均具有厚度薄、大面积及高解析度等优点，如液晶显示器(Liquid Crystal Display,LCD)或等离子体显示器(Plasma Display Panel,PDP)等。上述的薄型显示器驱动芯片，一般以卷带承载封装(Tape Carrier Package,TCP)或薄膜覆晶封装(Chip on Film,COF)方式对其进行封装。

于目前的TCP/COF封装工艺中，芯片设置于布有引脚的卷带或可挠性基材上，藉由引脚使芯片与电子装置电性连接，以驱动电子装置(如液晶显示器)。于封装后，芯片封装结构需经过测试以确认其功能是否正常，并于测试后才将芯片封装结构自卷带或可挠性基材裁切出来。卷带或可挠性基材上进一步设置有多个测试垫，这些测试垫同样通过引脚连接到芯片，使得测试仪器(例如：探针卡)可通过接触这些测试垫来测试芯片的电性功能。

在TCP/COF的芯片封装结构测试方面，通常是以悬臂式探针卡来进行测试。悬臂式探针卡的探针一般呈斜向配置，当探针卡向下加压使探针接触测试垫时，由于探针斜向接触测试垫，可能会有滑针的情况发生，亦即，探针的针尖因压力而于测试垫上滑移并偏离原本预定接触的位置。若滑针情况严重时，探针可能滑出测试垫的范围而不接触测试垫，进而导致测试结果错误而影响测试的效率。

发明内容

因此，本发明的一范畴在于提供一种半导体封装基板，以解决先前技术的问题。

根据一具体实施例，本发明的半导体封装基板包含可挠性基材、测试垫、引脚以及阻挡层，其中，测试垫、引脚及阻挡层设置于可挠性基材上。于本具体实施例中，可挠性基材用以承载芯片，引脚则电性连接芯片以及测试垫。阻挡层设置于测试垫周围，并且与测试垫间形成凹陷部。阻挡层可于探针接触测试垫时阻挡探针继续滑动，换言之，当探针因压力而在测试垫上滑移至凹陷区时，其针尖可在凹陷区中被阻挡层所阻挡，而不会完全滑出测试垫范围，因此探针可确实接触测试垫。

根据另一具体实施例，本发明的半导体封装基板包含可挠性基材、测试垫、引脚以及阻挡层，其中，测试垫及引脚设置于可挠性基材上。于本具体实施例中，可挠性基材用以承载芯片，引脚则电性连接芯片以及测试垫。阻挡层设置于测试垫上，并且阻挡层在测试垫上定义出一测试区。阻挡层可于探针接触测试垫时，将探针的针尖限制于测试区内，使得探针可确实接触测试垫。

关于本发明的优点与精神可以藉由以下的发明详述及所附图式得到进一步的了解。

附图说明

图1A是绘示根据本发明的一具体实施例的半导体封装基板的部分放大示意图。

图1B是绘示探针接触图1A的测试垫的剖面图。

图1C是绘示根据本发明的另一具体实施例的探针接触测试垫的剖面图。

图2A是绘示根据本发明的另一具体实施例的半导体封装基板的部分放大示意图。

图2B是绘示根据本发明的另一具体实施例的半导体封装基板的部分放大示意图。

图3A是绘示根据本发明另一具体实施例的半导体封装基板的部分放大示意图。

图3B是绘示探针接触图3A的测试垫的剖面图。

图3C是根据本发明的另一具体实施例的半导体封装基板的部分放大示意图。

【主要元件符号说明】

1、2、3、4、5：半导体封装基板

10、20、30、40、50：可挠性基材

12、22、32、42、52：测试垫

14、24、34、44、54：引脚

16、26、36、46、56：阻挡层

18、18’、28、38：凹陷部48、58：测试区

100、200、300、400、500：使用区

C1、C2：芯片P1、P2：探针

具体实施方式