[发明专利]半导体封装结构

说明书

技术领域

本发明是有关于一种半导体元件，且特别是有关于一种半导体封装结构。

背景技术

半导体封装技术包含有许多封装形态，其中属于四方扁平封装系列的四方扁平无引脚封装具有较短的信号传递路径及相对较快的信号传递速度，因此四方扁平无引脚封装适用于高频传输（例如射频频带）的芯片封装，且为低脚位（low pin count）封装型态的主流之一。

在四方扁平无引脚封装的工艺中，先将多个芯片配置于引脚框架（leadframe）上。然后，藉由多条焊线或多个覆晶凸块使这些芯片电性连接至引脚框架。之后，藉由封装胶体来覆盖引脚框架、这些焊线或这些覆晶凸块以及这些芯片。最后，藉由切割工艺单体化上述结构而得到多个四方扁平无引脚封装结构。

然而，随着技术提升以及元件尺寸微型化的趋势，芯片的尺寸逐渐缩小。因此，当芯片的尺寸缩小时，芯片与引脚框架的引脚之间的距离相对地增加，如此一来，现有的引脚框架于覆晶接合工艺时已无法直接承载芯片，而需另外设计引脚框架以配合缩小尺寸的芯片；或者，具中央电性接点的芯片欲以覆晶方式与引脚接合时，需于芯片上制作重配置线路层（redistribution layer）以使芯片的电性接点能与引脚接触电性连接，如此皆会造成封装成本增加。

发明内容

本发明提供一种半导体封装结构，其可解决现有芯片尺寸变小而无法直接覆晶结合于引脚框架上的问题。

本发明提出一种半导体封装结构，其包括一中介基材、一引脚框架、一芯片以及一封装胶体。中介基材具有一表面及一图案化线路层。图案化线路层形成于表面上且具有一第一端与一相对于第一端的第二端。引脚框架配置于中介基材的表面上，并与中介基材的表面定义出一容置凹槽。引脚框架包括多个引脚，其中每一引脚具有一悬臂部以及一外接部，且引脚的悬臂部与中介基材的图案化线路层的第二端电性连接。芯片配置于中介基材的表面上，且位于容置凹槽内，其中引脚环绕芯片的周围，且芯片具有多个导电凸块。芯片透过导电凸块与中介基材的图案化线路层的第一端电性连接。封装胶体覆盖中介基材、引脚框架与芯片，且填满容置凹槽并填充于引脚之间。

本发明还提出一种半导体封装结构，其包括一中介基材、一引脚框架、一芯片以及一封装胶体。中介基材具有彼此相对的一第一表面与一第二表面、多个第一接垫与多个第二接垫。第一接垫设置于第一表面的一中央区域，而第二接垫位于第二表面的一周边区域。引脚框架包括一芯片座以及多个环绕芯片座设置的引脚。每一引脚具有一悬臂部以及一外接部，且引脚的悬臂部与中介基材的第二接垫电性连接。芯片配置于中介基材的第一表面上，且位于芯片座的上方。芯片具有多个导电凸块，并透过导电凸块与中介基材的第一表面上的第一接垫电性连接。封装胶体覆盖芯片、中介基材以及引脚框架，且填充于引脚之间。

基于上述，由于本发明的半导体封装结构具有中介基材，因此芯片可透过中介基材与引脚框架电性连接，即使芯片尺寸缩小至现有的引脚框架无法直接承载时，仍可沿用现有的引脚框架进行覆晶接合封装，而无需变更设计。并且可使芯片容置于引脚间的容置凹槽中，可有效缩减封装体厚度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1为本发明的一实施例的一种半导体封装结构的剖面示意图。

图2为本发明的另一实施例的一种半导体封装结构的剖面示意图。

图3为本发明的又一实施例的一种半导体封装结构的剖面示意图。

【主要元件符号说明】

100a、100b、100c：半导体封装结构

110a、110b、110c：中介基材

112a、112b：表面

112c：第一表面

113：图案化线路层

113a：第一端

113b：第二端

114c：第二表面

115：第一接垫

116：第二接垫

120a、120b、120c：引脚框架

121a、121b、121c：第一下表面

122a、122b、122c：引脚

122a1、122b1、122c1：悬臂部

122a2、122b2、122c1：外接部

123a1、123b1、123c1：第二下表面

123a2、123b2、123c2：上表面

124：芯片座

125：第三下表面