[发明专利]半导体装置和半导体装置的制造方法

说明书

技术领域

本发明涉及半导体装置和半导体装置的制造方法，更具体地，涉及在半导体装置制造过程中进行半导体构件的电性能评估的半导体装置以及这样的半导体装置的制造方法。

背景技术

在现有技术中，为了小型化和改善半导体装置的功能，半导体装置通过层叠多个半导体构件（配线基板）而构造。在这样的半导体装置中，竖直孔状配线部分（在下文，也称为TSV（直通硅通道））沿着硅基板的厚度方向延伸，且形成在每个半导体构件的硅基板上，以便获得每个半导体构件之间的电连接。具体而言，首先，形成沿着硅基板的厚度方向延伸的竖直孔，接下来，由诸如Cu的金属材料组成的电极膜形成在硅基板的其中形成竖直孔的壁部表面上。

对于如上所述的包括TSV的半导体装置，通常，在形成TSV前，在制造的中间执行半导体构件的电性能评估（在下文，也称为探针测试）。在探针测试中，半导体构件的电性能评估通常通过暴露配线的一部分（焊垫部分）且使得探针与焊垫部分接触而进行。

因此，在执行探针测试时，探针的轨迹（在下文称为探针痕迹）保留在配线的焊垫部分上。在此情况下，在探针测试后使用在TSV的形成工艺中的诸如电镀液的化学品（例如，一种电镀液），会从探针痕迹渗入构件中，并且损坏焊垫部分。此外，因为提供用于暴露焊垫部分的开口部分，所以焊垫部分不能获得足够的强度，并且可能具有TSV的形成工艺期间焊垫部分变形或剥离的情况。就是说，由于探针测试，半导体装置的产量和可靠性等会降低。

因此，在现有技术中，已经提出了用于降低上述探针测试影响的各种技术（例如，参见日本未审查专利申请公开No.2007-288150）。日本未审查专利申请公开No.2007-288150中提出的配线基板的示意性截面图如图23A和23B所示。这里，图23A所示的示例是配线基板的第一构造示例，图23B所示的示例是配线基板的第二构造示例。

在图23A所示的第一构造示例中，配线基板400包括基底材料401和基底基板410，基底基板410包括形成在基底材料401的一个面上的第一绝缘部402。此外，延伸在厚度方向上的通孔403形成在基底基板410内。此外，配线基板包括第一导电层411和第二导电层412，第一导电层411形成在第一绝缘部402内以阻挡通孔403的一个开口部分，第二导电层412形成在第一绝缘部402的表面上。此外，配线基板400包括连接第一导电层411和第二导电层412的岛状图案中间层413。

此外，配线基板400包括形成在第二导电层412上的第二绝缘部414。此外，开口部分414a是探针的接触区域，形成在第二绝缘部414的定位在通孔403正上方的区域中。如上所述，对于第一构造示例，作为探针的接触区域的第二绝缘部414的开口部分414a的导电部分具有多层结构，这样，减小了上述的探针痕迹的影响。

另一方面，在图23B所示的第二构造示例中，配线基板420包括基底材料421和基底基板430，基底基板430包括形成在基底材料421的一个面上的第一绝缘部422。此外，厚度方向上延伸的通孔423形成在基底基板430的内部。此外，配线基板420包括导电部分431和第二绝缘部432，导电部分431形成在第一绝缘部422上以便阻挡通孔423的一个开口部分，第二绝缘部432形成在导电部分431的表面上。

此外，在第二构造示例中，开口部分432a形成在第二绝缘部432与配线基板420的平面内的通孔423的开口区域不重叠的区域中。就是说，在第二构造示例中，通过将导电部分431的作为配线基板420面内的探针的接触区域的区域设置在不与通孔423的开口区域重叠的区域中，减小了上述的探针测试的影响。

发明内容

如上所述，在现有技术中，对于包括TSV的半导体装置，为了减小在制造过程中执行的探针测试对产品的影响，已经提出了各种技术。然而，对于这样的包括TSV的半导体装置，需要开发通过进一步减小上述探针测试对产品的影响而进一步改善半导体装置的产量和可靠性等的技术。

希望提供一种半导体装置以及制造该半导体装置的方法，通过进一步减小上述探针测试对产品的影响而可以进一步改善该半导体装置的产量和可靠性等。