[发明专利]晶体管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS（Metal Oxide Semiconductor，金属-氧化物-半导体）器件的尺寸不断地缩小，以此满足集成电路发展的小型化和集成化的要求。在MOS晶体管器件的尺寸持续缩小的过程中，现有工艺以氧化硅或氮氧化硅作为栅介质层的工艺受到了挑战。以氧化硅或氮氧化硅作为栅介质层所形成的晶体管出现了一些问题，包括漏电流增加以及杂质的扩散，从而影响晶体管的阈值电压，进而影响半导体器件的性能。

为解决以上问题，采用金属作为栅极的晶体管被提出。所述具有金属栅极的晶体管采用高K（介电常数）材料代替常用的氧化硅或氮氧化硅栅介质材料，能够使晶体管尺寸缩小的同时，减小漏电流的产生，并提高晶体管的性能。

现有技术形成具有金属栅极的晶体管的方法请参考图1至图5，包括：

请参考图1，提供半导体衬底10；在所述半导体衬底10表面形成绝缘层11；在所述绝缘层11表面形成高K介质层12；在所述高K介质层12表面形成保护层13，所述保护层13的材料为氮化钛或氮化钽；在所述保护层13表面形成伪栅极层14。

请参考图2，以所述伪栅极层14为掩膜刻蚀所述保护层13、高K介质层12和绝缘层11，形成保护层13a、高K介质层12a和绝缘层11a。

请参考图3，在所述伪栅极层14两侧的半导体衬底10表面形成侧墙15。

请参考图4，在所述伪栅极层14（如图3）和侧墙15两侧的半导体衬底10内形成源/漏区16；在形成源/漏区16后，在半导体衬底10表面形成掩膜层18，所述掩膜层18上表面与伪栅极层14顶部齐平；以所述掩膜层18为掩膜，去除所述伪栅极层14，形成开口17。

需要说明的是，在形成源/漏区16后进行热退火，激活所述源/漏区16。

请参考图5，在所述开口17（如图4）内填充满金属，形成栅电极层19，所述栅电极层19上表面与所述掩膜层18的顶部齐平。

然而，现有技术形成具有金属栅极的晶体管的漏电流较大，阈值电压较大，偏压温度不稳定，从而导致晶体管的性能不佳。

更多具有金属栅极的晶体管的形成方法请参考公开号为US2009/0142899A1的美国专利文件。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，减小漏电流，减小阈值电压，使偏压温度稳定从而提高晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：

提供半导体衬底；

在所述半导体衬底表面形成高K介质层；

在所述高K介质层表面形成无定形碳层；

在所述无定形碳层表面形成伪栅极层；

在伪栅极层两侧的半导体衬底表面形成侧墙；

在所述伪栅极层和侧墙两侧的半导体衬底内形成源/漏区；

在形成源/漏区后，在半导体衬底表面形成掩膜层，所述掩膜层上表面与伪栅极层顶部齐平；

以掩膜层为掩膜，去除所述伪栅极层，形成开口；

在所述开口内填充满金属，形成栅电极层，所述栅电极层上表面与所述掩膜层的顶部齐平。

可选地，所述无定形碳层的厚度为

可选地，形成无定形碳层的工艺为化学气相沉积工艺或原子层沉积工艺。

可选地，在形成无定形碳层之前，还包括步骤：在所述高K介质层表面形成保护层。

可选地，所述保护层的材料为氮化钛或氮化钽。

可选地，所述保护层的厚度为

可选地，所述高K介质层的厚度为

可选地，所述高K介质层的材料为氧化铪、氧化铪硅、氮氧化铪、氮氧化铪硅、氮氧化铪钽、氧化锆、氮氧化锆、氮氧化锆硅、氧化锆硅、氧化镧、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。

可选地，所述掩膜层的材料为氧化硅或氮化硅。

可选地，在形成高K介质层形成之前，还包括：在所述半导体衬底上形成绝缘层。

可选地，所述绝缘层的材料为氧化硅或氮化硅。

与现有技术相比，本发明技术方案具有以下优点：