[发明专利]低栅极电荷沟槽功率MOS器件及制造方法

说明书

技术领域

本发明涉及半导体集成电路制造工艺，特别是涉及一种低栅极电荷沟槽功率MOS器件，本发明还涉及一种低栅极电荷沟槽功率MOS器件的制造方法。

背景技术

沟槽功率MOS器件具有集成度高、导通电阻低、开关速度快、开关损耗小等特点，几乎在低压和高压领域全面替代平面型功率MOS器件，成为应用的主流。由于应用领域的广泛及设备性能的不断提升，目前对功率MOS器件的开关速度要求也越来越高，普通的沟槽式功率MOS器件逐渐显露出性能不足的缺陷。影响开关速度的主要原因是栅极与源极及栅极与漏极之间的寄生电容，目前主要解决方法是在栅、源极之间或栅、漏之间淀积厚氧化层。

目前常见的功率MOS器件其结构如图1所示，在硅衬底11上有两个沟槽91，沟槽91底部淀积屏蔽栅导电多晶硅31，屏蔽栅导电多晶硅31的上部是淀积的栅极导电多晶硅41，屏蔽栅导电多晶硅31及栅极导电多晶硅41之间间隔一层栅氧化层101，硅衬底11上一次是P阱51和作为源区的重掺杂N型区81，接触孔51位于两沟槽91之间的重掺杂N型区81中将其下方位于P阱51中的重掺杂P型区61引出。屏蔽栅导电多晶硅31位于栅极导电多晶硅41的底部以降低栅极导电多晶硅41与硅衬底11之间的电场强度。图中屏蔽栅导电多晶硅31和栅极导电多晶硅41在沟槽91中是纵向排布的垂直结构，栅极导电多晶硅41在屏蔽栅导电多晶硅31的上方（本发明附图1中沟槽内的屏蔽栅导电多晶硅为水平引出，其水平引出端及本发明所有附图中的器件漏端均未示出）。在现有的LDMOS制造过程中，沟槽内位于栅极多晶硅下的源极多晶硅为水平引出，其是在制作沟槽内淀积完成之后、接触工艺之前，将表层栅极导电多晶硅刻蚀出窗口以引出沟槽内底部的屏蔽栅导电多晶硅，这会增加一层掩膜版的使用，提高制造成本。

发明内容

本发明所要解决的技术问题是提供一种低栅极电荷沟槽功率MOS器件，其是将传统沟槽功率MOS器件沟槽中纵向排列的栅极导电多晶硅及屏蔽栅导电多晶硅改为水平排布。

本发明所要解决的另一技术问题提供所述低栅极电荷沟槽功率MOS器件的制造方法，减少一层掩膜版的使用，并实现与传统功率MOS器件相同的功能，以降低制造成本。

为解决上述问题，本发明一种低栅极电荷沟槽功率MOS器件，其是在硅衬底上水平排布两沟槽，沟槽内壁及底部均覆盖一层氧化层，屏蔽栅导电多晶硅分别淀积在两沟槽内底部，栅极导电多晶硅位于沟槽内的上部空间即屏蔽栅导电多晶硅的上方，且分成左右两个部分，左右两个栅极导电多晶硅之间形成一狭缝，沟槽内下部的屏蔽栅导电多晶硅通过所述狭缝引出到器件表面，屏蔽栅导电多晶硅与两个栅极导电多晶硅之间均具有层间介质层隔离开，所述的两个沟槽内的结构完全相同；

硅衬底上层还具有离子注入形成的P阱，作为源区的重掺杂N型区淀积在P阱表面与之接触，所述的两沟槽从上至下依次穿越源区及P阱直达下方硅衬底中；

一重掺杂的P型区，位于两沟槽之间的P阱区中，且重掺杂的P型区上表面与其上方的作为源区的重掺杂N型区接触；

一接触孔，位于两沟槽之间的重掺杂N型区中，将位于其下方的所述与源区相接触的重掺杂P型区引出。

进一步地，所述低栅极电荷沟槽功率MOS器件的屏蔽栅导电多晶硅与栅极导电多晶硅在沟槽中处于水平排布的状态。

本发明所述低栅极电荷沟槽功率MOS器件的制造方法，其包含如下工艺步骤：

第1步，在硅衬底上刻蚀两沟槽，生长一层氧化层，然后沟槽内进行屏蔽栅导电多晶硅淀积，对屏蔽栅导电多晶硅进行回刻；

第2步，在沟槽内再生长一层氧化层；

第3步，氧化层回刻，回刻使第1步中沟槽底部淀积的屏蔽栅导电多晶硅露出后，再次淀积屏蔽栅导电多晶硅；

第4步，氧化层回刻，将沟槽内第2次淀积的屏蔽栅导电多晶硅两侧与沟槽内侧壁之间的氧化层刻蚀掉，形成两个井状空间；

第5步，生长栅氧化层，并淀积栅极导电多晶硅，屏蔽栅导电多晶硅与栅极导电多晶硅即形成水平结构；

第6步，进行P阱注入，及接触、金属淀积工艺。

进一步地，所述第1步中对沟槽内屏蔽栅导电多晶硅回刻到屏蔽栅导电多晶硅厚度为0.3～0.6μm。

进一步地，所述第2步中氧化层生长至沟槽内侧壁氧化层向内侧生长所形成的狭缝宽度为0.3～0.5μm。

进一步地，所述第3步中氧化层回刻到沟槽底部被氧化层覆盖的屏蔽栅导电多晶硅露出以使淀积的多晶硅与沟槽底部已淀积的屏蔽栅导电多晶硅导通形成整体。