[发明专利]成长低应力绝缘栅双极型晶体管沟槽型栅极的方法无效
申请号: | 201210147001.X | 申请日: | 2012-05-11 |
公开(公告)号: | CN103035499A | 公开(公告)日: | 2013-04-10 |
发明(设计)人: | 成鑫华;李琳松;肖胜安;孙勤 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/283 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 成长 应力 绝缘 栅双极型 晶体管 沟槽 栅极 方法 | ||
技术领域
本发明涉及半导体集成电路领域,特别是涉及一种成长低应力IGBT(绝缘栅双极型晶体管)沟槽型栅极的方法。
背景技术
在半导体各类器件结构中,沟槽式晶闸管由于其特殊的通道特性和电学特征被广泛运用于各类功率器件,特别是IGBT器件。由于沟槽式晶闸管独特的高电压高电流的工作环境,要求其具有较大尺寸的沟槽栅极。随着终端客户对器件的性能要求的提升,器件所需要的沟槽愈来愈深,由此带来的沟槽式栅极的应力愈发突出。严重的应力将导致硅片翘曲度增加,导致整个IGBT工艺流程特别是光刻设备面临传送难题,甚至可能导致硅片无法流片或发生碎片事件。
现有的沟槽型栅极制作方法是,在沟槽内和沟槽两侧的上端面成长一层IGBT沟槽栅极氧化层(结合图3所示),然后在沟槽内一次性沉积多晶硅(结合图4所示),填充沟槽作为栅极。由于多晶硅本身具有很大的正压力,导致硅片翘曲度很差,使得后续工艺流程存在非常严重的传送碎片风险。参见图1、2所示,采用现有的工艺方法形成的沟槽型栅极没有应力缓冲层的存在,导致多晶硅的正应力没有地方可以释放或缓解,使得硅片将翘曲很厉害。
IGBT工艺流程曲率半径如表1所示,在硅片流片过程中,在栅极多晶硅成膜前,硅片曲率半径都很大,即硅片很平坦,但在多晶硅成膜后,将使得曲率半径变得很小,即硅片翘曲得很厉害,随着后续工艺应力的累积,硅片到达最后金属层时,曲率半径变得非常小,即硅片翘曲得非常厉害,导致后续光刻传送问题。
表1
发明内容
本发明要解决的技术问题是提供一种成长低应力绝缘栅双极型晶体管沟槽型栅极的方法,能有效降低硅片应力,且不会影响多晶硅作为栅极的电学性能。
为解决上述技术问题,本发明的成长低应力绝缘栅双极型晶体管沟槽型栅极的方法是采用如下技术方案实现的:在沟槽内和沟槽两侧的上端面成长一层IGBT沟槽栅极氧化层;在多晶硅炉管上增加一路氧气管路,在沟槽内沉积多晶硅进行多晶硅成膜,并将需要成膜的多晶硅分多个步骤在一次成膜工艺完成;在每个多晶硅成膜步骤完成后,通入稀薄的氧气,且关闭反应气体,成长一层很薄的氧化层作为应力缓冲层,然后多次重复上述过程,即形成漏氧式多晶硅,并用其填充沟槽。
本发明通过在普通多晶硅炉管的基础上增加一路氧气管路,在各多晶硅成膜过程之间通入氧气,形成应力缓冲层,减少多晶硅膜的收缩效应,有效降低硅片面内应力,改善硅片翘曲度,以形成低应力IGBT沟槽型栅极,避免工艺流程中出现传送问题。同时成长的很薄的氧化层不会影响多晶硅作为器件栅极的电学性。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是现有工艺方法沟槽栅极全貌图示意图;
图2是现有工艺方法沟槽栅极顶部形貌图示意图;
图3是现有工艺方法沟槽栅极氧化层成长示意图;
图4是现有工艺方法多晶硅填充沟槽示意图;
图5是本发明的方法中沟槽栅极氧化层成长示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210147001.X/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造