[发明专利]半导体线路制作工艺有效
| 申请号： | 201210146562.8 | 申请日： | 2012-05-11 |
| 公开（公告）号： | CN103367259A | 公开（公告）日： | 2013-10-23 |
| 发明（设计）人： | 王子嵩;林书正;宫胁好和 | 申请（专利权）人： | 力晶科技股份有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/02 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 线路 制作 工艺 | ||
1.一种用以形成特定图形特征的半导体制作工艺，其包含下列步骤：
依序在一基底上形成一目标层、一硬掩模层、以及多个等间隔排列的内核体，该些内核体具有一相同宽度；
于该些内核体的侧壁形成间隙壁体，相邻的该些间隙壁体之间具有一沟槽；
去除该些内核体，使得该些间隙壁体在该硬掩模层上呈间隔排列；
以该些间隙壁体为掩模将该硬掩模层图形化为多个间隔排列的硬掩模体；
去除位于一第一预定区域外的该些硬掩模体；
分别在该第一预定区域中最两侧的数个该硬掩模体上覆盖第一光致抗蚀剂；以及
以该第一光致抗蚀剂以及剩余的该些硬掩模体为掩模图形化该目标层。
2.如权利要求1所述的用以形成特定图形特征的半导体制作工艺，另包含在去除该些内核体的步骤之前分别在两个包含数个该内核体的第二预定区域上覆盖第二光致抗蚀剂。
3.如权利要求2所述的用以形成特定图形特征的半导体制作工艺，其中该两第二预定区域分别位于该第一预定区域中最两侧。
4.如权利要求2所述的用以形成特定图形特征的半导体制作工艺，其中该第二预定区域至少部分对应到该第一光致抗蚀剂所覆盖的区域。
5.如权利要求2所述的用以形成特定图形特征的半导体制作工艺，其中位于该两第二预定区域之间的该些硬掩模体为间隔排列的字符线图形。
6.如权利要求5所述的用以形成特定图形特征的半导体制作工艺，其中位于该两第二预定区域之间的该些硬掩模体的个数为2n，n为正整数且大于等于5。
7.如权利要求1所述的用以形成特定图形特征的半导体制作工艺，其中该第一光致抗蚀剂与所覆盖的硬掩模体构成一选择栅图形。
8.如权利要求1所述的用以形成特定图形特征的半导体制作工艺，其中于该些内核体的侧壁形成间隙壁体的步骤还包含在该硬掩模层与该些内核体上共形地形成一间隙壁材质层，使得该间隙壁材质层上具有多个沟槽，各该沟槽分别位于两相邻的该内核体之间。
9.如权利要求8所述的用以形成特定图形特征的半导体制作工艺，其中于该些内核体的侧壁形成间隙壁体的步骤还包含去除部分的该间隙壁材质层以裸露出该些内核体的顶面以及位于该些沟槽下方的该硬掩模层。
10.如权利要求1所述的用以形成特定图形特征的半导体制作工艺，其中该半导体制作工艺为一正型自对准双重曝光制作工艺(positive self-aligned double patterning,P-SADP)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力晶科技股份有限公司，未经力晶科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210146562.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
