[发明专利]一种像素结构制造方法

说明书

本专利申请是2007年03月27日递交的申请号为200710091534.X、发明名称为“薄膜晶体管与像素结构及其制造方法”的中国专利申请的分案申请。

技术领域

本发明是有关于一种薄膜晶体管与像素结构，及该像素结构的制造方法。

背景技术

一般对于PMOS晶体管的制作流程，于光刻工艺上须利用掩膜来定义出P+及P-区域，而且一般P型晶体管制作包含形成一多晶硅层，以掩膜来定义出其P+及P-区域，再依序形成一绝缘层、一栅极、一介电层，形成接触窗于介电层中、一源极电极、一漏极电极及一有机层，及形成另一接触窗于该有机层，形成一导电层于该有机层并通过另一接触窗与该漏极电极电性连接。如此整体需要经过六道掩膜进行光刻工艺构成，将增加其工艺难度及复杂性且无法降低生产成本及提高产出率。

另如中国台湾地区专利公告第I253533号的“栅极、薄膜晶体管以及像素结构的制作方法”，此篇专利内容为提供一种像素结构的制作方法，是先于一基底上形成一图案化的罩幕层，其中该罩幕层是暴露出一预定形成栅极的区域；接着于该罩幕层所暴露的该区域中形成一栅极；移除该罩幕层;于该基板上形成一绝缘层，覆盖住该栅极；再于该栅极上方的该绝缘层上形成一信道层；然后于该信道层上形成一源极与一漏极；于该基板上形成一保护层，其中该保护层具有一开口，用以暴露出部分的该漏极；以及最后于该保护层上形成一像素电极，并使该像素电极通过该开口而与该漏极电性连接。

虽然上述现有技术，可制作一像素结构，但工艺较复杂，无法降低生产成本及提高产出率，所以，现有技术无法符合使用者于实际使用时所需。

发明内容

本发明的一目的，在于提供一种薄膜晶体管与像素结构及其制造方法，可大幅提高储存电容量，并不会降低开口率。

本发明的另一目的，在于提供一种薄膜晶体管与像素结构及其制造方法，不会使该像素结构内的金属外漏，导致电性问题产生。

本发明的再一目的，在于提供一种薄膜晶体管与像素结构及其制造方法，使用五道掩膜工艺，可有效提高产出率，降低生产成本，并将该介电层搭配以高开口率的材料作成的屏蔽层于同一道掩膜工艺，如此克服电性相互干扰的问题。

为了达到上述目的，本发明提供一种像素结构制造方法，该像素结构制造方法包含：

提供一基板；

形成一半导体层于该基板上，其中形成所述的半导体层的步骤包含：

沉积一半导体薄膜于所述的基板上；

形成一第一光刻胶屏蔽于该半导体薄膜上；

利用一第一掩膜对该第一光刻胶屏蔽进行一光刻工艺，形成一已图案化的第一光刻胶屏蔽；

通过该已图案化的第一光刻胶屏蔽对所述的半导体薄膜进行一第一离子注入以形成一储存电容区，该储存电容区为一重离子掺杂区；及

移除所述的已图案化的第一光刻胶屏蔽，形成所述的半导体层；

形成一源极及一漏极于该半导体层上方并与其直接接触，形成所述的源极及所述的漏极的步骤包含：

沉积一第一金属层于所述的半导体层上方；

沉积一第二光刻胶屏蔽于该第一金属层上；

利用一第二掩膜对该第二光刻胶屏蔽进行一光刻工艺，形成一已图案化的第二光刻胶屏蔽；

移除未被该已图案化的第二光刻胶屏蔽遮蔽的局部的所述的第一金属层；及

移除所述的已图案化的第二光刻胶屏蔽，形成所述的源极及所述的漏极；

形成一隔离层覆盖于该源极及漏极；

于形成该源极及该漏极的步骤后，同时形成一栅极及一电容电极于该隔离层上；

形成一介电层覆盖于该栅极及该电容电极上；

形成一屏蔽层覆盖于该介电层上；

形成一接触窗于所述的漏极上方以暴露该漏极；及

形成一导电层于所述的屏蔽层上并通过所述的接触窗直接与所述的漏极电性连接；

其中，形成所述的介电层、所述的屏蔽层及所述的接触窗的步骤包含：

连续沉积一介电薄膜及一屏蔽薄膜于所述的栅极、所述的电容电极及所述的隔离层上；及

利用一第四掩膜对所述的介电薄膜及所述的屏蔽薄膜进行一光刻刻蚀工艺，形成所述的介电层、所述的屏蔽层及所述的接触窗。