[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术，更具体地，涉及包含在一个晶片上制造不同栅极长度的MOSFET的方法。

背景技术

集成电路技术的一个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例缩小，以提高集成度和降低制造成本。然而，众所周知的是随着MOSFET的尺寸减小会产生短沟道效应。随着MOSFET的尺寸按比例缩小，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例减少，从而阈值电压随沟道长度减小而下降。

在MOSFET中，一方面希望提高器件的阈值电压以抑制短沟道效应，另一方面也可能希望减小器件的阈值电压以降低功耗，例如在低电压供电应用、或同时使用P型和N型MOSFET的应用中。

在一个晶片上形成不同栅极长度的多个MOSFET时，采用不同分辨率的光刻技术形成各个MOSFET的光致抗蚀剂掩模。按照所需的光刻设备和光致抗蚀剂，将前端工艺分为多个阶段，在每个阶段制造一种栅极长度的MOSFET所需的掩模。然而，该前端工艺将变得复杂，导致制造成本的升高。在先前阶段形成的掩模受到随后阶段的影响而发生尺寸的变化，导致成品率的降低。

发明内容

本发明的目的是提供一种简单可靠的在一个晶片上制造不同栅极长度的多个MOSFET的方法。

根据本发明，提供一种制造半导体器件的方法，包括：在半导体衬底上形成栅极介质层，所述半导体衬底包括第一有源区和第二有源区；在栅极介质层上形成栅极导体层；在第一有源区和第二有源区中的栅极导体层上分别形成第一尺寸的第一硬掩模和第二尺寸的第二硬掩模；利用第一硬掩模和第二硬掩模蚀刻栅极导体层，从而同时形成第一栅极导体和第二栅极导体。

在优选的实施例中，形成第一尺寸的第一硬掩模和第二尺寸的第二硬掩模包括：在栅极导体层上形成第一掩模层；在第一掩模层上形成第二掩模层；在第一有源区中的第二掩模层上形成第一光致抗蚀剂掩模；利用第一光致抗蚀剂掩模，对第二掩模层进行选择性蚀刻，使得第二掩模层在第一有源区中的第一掩模层上形成第三硬掩模；去除第一光致抗蚀剂掩模；在第二有源区的第一掩模层上形成第二光致抗蚀剂掩模；利用第三硬掩模和第二光致抗蚀剂掩模，对第一掩模层进行选择性蚀刻；以及去除第二光致抗蚀剂掩模；其中，第一硬掩模是第一掩模层在第一有源区中的部分，第二硬掩模是第一掩模层在第二有源区中的部分。

本发明的方法在连续的步骤中形成用于不同尺寸的栅极的硬掩模，在形成硬掩模之后，在相同的步骤中同时形成不同栅极长度的MOSFET的各个部分。不同栅极长度的MOSFET在形成栅极时使用硬掩模，并且共用前端工艺的至少一部分步骤，从而可以降低制造成本，并且可以减小由工艺波动引起的性能变化，使得不同的MOSFET的性能差异主要由栅极长度的差异引起，因此可以容易地符合电路设计要求，提高成品率。

附图说明

图1至7示出了根据本发明的制造不同栅极长度的MOSFET的方法的各个步骤的截面图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。

在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。