[发明专利]半导体封装构造

说明书

技术领域

本发明涉及一种半导体封装构造，特别是有关于一种可有效强化结构、提高制作良率及延长使用寿命的半导体封装构造。

背景技术

现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装设计，其中各种不同的系统封装(system in package，SIP)设计概念常用于架构高密度封装产品。一般而言，系统封装可分为多芯片模块(multi chip module，MCM)、封装体上堆叠封装体(package on package，POP)及封装体内堆叠封装体(package in package，PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可细分为堆叠芯片(stacked die)封装或并列芯片(side-by-side)封装。再者，所述封装体上堆叠封装体(POP)的构造是指先完成一具有基板的第一封装体，接着再于第一封装体的封装胶体上表面堆叠另一完整的第二封装体，第二封装体透过适当转接组件电性连接至第一封装体的基板上，因而成为一复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是利用另一封装胶体将第二封装体、转接组件及第一封装体的原封装胶体等一起包埋固定在第一封装体的基板上，因而成为一复合封装构造。

举例来说，现有半导体封装构造常使用锡球与基板电性连接，以作为半导体封装构造对外的电讯号输入/输出端。但锡球是以点接触的方式与基板上的接垫接合，容易在进行回流焊(reflow)结合期间，发生脱落或塌陷等问题，易导致半导体封装构造发生缺球或球高不一致等缺陷，因此使得整体的制作过程良率及产品稳定性偏低、相对使得制作成本升高。此外，由于锡球是以圆形的形式设置在基板上，因而会在基板上占用较大的面积，使锡球无法被高密度地设置于基板上，或是无法减小半导体封装构造的整体体积。另外，锡球通常布设在基板下表面的周围，若基板下表面同时设置两个或以上的邻接芯片时，这些布设在周围的锡球也无法有效地隔绝基板下表面的数个芯片之间的电磁干扰(electromagnetic interference，EMI)问题。

故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。

发明内容

有鉴于此，本发明的目的即在于提供一种半导体封装构造，以解决现有锡球技术所存在的高成本、体积大、结构不稳定、使用寿命短、低良率及数个芯片之间的电磁干扰等技术问题。相较于现有技术，本发明确实可以有效降低电磁干扰，进而提高半导体封装构造的稳定性。

为达成本发明的前述目的，本发明的一实施例提供一种半导体封装构造，其中所述半导体封装构造包含：一基板、一第一芯片、数个导电柱、一封胶层及至少一电子组件。所述基板具有一第一表面及一第二表面。所述第一芯片固设于所述第一表面上。所述数个导电柱电性连接于所述第一表面。所述封胶层包覆所述第一芯片、所述第一表面及所述导电柱，并裸露所述导电柱的一端部。所述至少一电子组件设于所述基板的第二表面。所述半导体封装构造以所述导电柱作为数个电性输出端子。

再者，本发明的一实施例提供另一种半导体封装构造，其中所述半导体封装构造包含：一基板、一第一芯片、一第二芯片、数个导电柱及一封胶层。所述基板具有一第一表面及一第二表面。所述第一芯片固设于所述第一表面上。所述第二芯片固设于所述第一表面上，并邻接于所述第一芯片。所述数个导电柱电性连接于所述第一表面，所述导电柱设置于所述第一及第二芯片的周围以及所述第一及第二芯片之间的一间隙处。所述封胶层包覆保护所述第一芯片、所述第二芯片、所述第一表面及所述导电柱，并裸露所述导电柱的一端部。所述半导体封装构造以所述导电柱作为数个电性输出端子。

与现有技术相比较，本发明的半导体封装构造，不但可利用封胶层中的导电柱来降低成本、薄化体积、强化结构、提高制作良率、延长使用寿命以及限定焊接高度，还可以解决芯片之间的电磁干扰及环境测试不良的问题，进而提高半导体封装构造的稳定性及焊接质量。

附图说明

图1是本发明一实施例半导体封装构造的示意图。

图2A是本发明另一实施例半导体封装构造的示意图。

图2B是图2A的半导体封装构造的上视图，且图2A是图2B沿A-A线所作的纵向截面。

图3是本发明再一实施例半导体封装构造的示意图。

图4A至4D是图1的半导体封装构造的一制造方法各步骤的示意图。

具体实施方式