[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及一种半导体器件制造方法，特别是涉及一种应用于后栅工艺的半导体器件制造方法。

背景技术

IC集成度不断增大需要器件尺寸持续按比例缩小，为解决MOS器件不断按比例缩小带来的一系列问题，一般采用高K/金属栅堆叠结构来代替传统的SiO2/多晶硅栅结构。目前，制造高K/金属栅结构半导体器件主要分为先栅工艺和后栅工艺。先栅工艺是先制造高K/金属栅栈结构再进行源漏注入，后栅工艺是先进行源漏注入，再形成高K/金属栅栈结构。后栅工艺不需要经受源漏退火的高温，目前逐渐获得业界的认可。

在这种后栅工艺中，通常是在衬底上形成多晶硅、微晶硅、非晶硅等硅基材质的伪栅极，刻蚀形成伪栅极堆叠结构之后，以伪栅极堆叠结构为掩膜进行源漏掺杂注入，随后沉积层间介质层之后，刻蚀去除伪栅极堆叠结构以留下栅极沟槽，在栅极沟槽中再次沉积高k材料以及金属栅极材料。由于上述伪栅极与衬底相同，均采用硅基材料制成，在刻蚀伪栅极过程中难免也会过刻蚀衬底，造成衬底沟道区表面缺陷密度增大，影响器件电学性能、可靠性。为此，必须在衬底上形成垫氧化层(氧化硅、高k材料等，厚度通常仅3nm左右)和/或刻蚀阻挡层(通常为TiN、TaN等难熔金属氮化物，厚度例如仅1nm左右)，利用垫氧化层和/或刻蚀阻挡层来保护衬底沟道区。

然而，上述垫氧化层和/或刻蚀阻挡层厚度超薄，难以均匀形成，在刻蚀形成栅极沟槽的过程中仍然有可能造成局部衬底过刻蚀。此外，形成这种超薄的垫氧化层和/或刻蚀阻挡层的工艺复杂、材料昂贵，难以适用于大规模器件制造，难以有效提高效率、降低成本。

综上所述，现有技术中难以高效、低成本地保护后栅工艺中衬底不被过刻蚀。

发明内容

由上所述，本发明的目的在于提供一种能高效、低成本地保护后栅工艺中衬底不被过刻蚀的半导体器件制造方法。

为此，本发明提供了一种半导体器件制造方法，包括步骤：在衬底上形成伪栅极堆叠结构，其中伪栅极堆叠结构包含碳基材料；在伪栅极堆叠结构两侧的衬底中形成源漏区；刻蚀去除伪栅极堆叠结构，直至暴露衬底，留下栅极沟槽；在栅极沟槽中形成栅极堆叠结构。

其中，伪栅极堆叠结构包括伪栅极层和伪栅极盖层，伪栅极层包括碳基材料。

其中，碳基材料包括非晶碳薄膜、氢化非晶碳薄膜。

其中，在形成源漏区之后、刻蚀去除伪栅极堆叠结构之前，进一步包括步骤：沉积层间介质层，平坦化层间介质层直至暴露伪栅极盖层，进一步平坦化伪栅极盖层直至暴露伪栅极层。

其中，形成源漏区的步骤进一步包括：在伪栅极堆叠结构两侧的衬底上形成第一栅极侧墙；以第一栅极侧墙为掩膜，执行第一源漏离子注入，在伪栅极堆叠结构两侧的衬底中形成轻掺杂的源漏延伸区；

在第一栅极侧墙上形成第二栅极侧墙；以第二栅极侧墙为掩膜，执行第二源漏离子注入，形成重掺杂源漏区。

其中，在形成源漏区之后、刻蚀去除伪栅极堆叠结构之前，进一步包括步骤：在源漏区上形成金属硅化物。

其中，采用氧等离子体刻蚀去除伪栅极堆叠结构。其中，氧等离子体刻蚀去除伪栅极堆叠结构之后，还采用HF基刻蚀液湿法处理去除残余的氧化膜。

其中，形成栅极堆叠结构的步骤进一步包括：在栅极沟槽中沉积栅极绝缘层；在栅极绝缘层上沉积功函数调节金属层；在功函数调节金属层上沉积电阻调节金属层。

其中，形成栅极堆叠结构之后，进一步包括步骤：形成层间介质层、接触刻蚀停止层；刻蚀层间介质层、接触刻蚀停止层形成源漏接触孔；在源漏接触孔中填充形成源漏接触塞；形成与源漏接触塞连接的引线。

依照本发明的半导体器件制造方法，采用碳基材料替代了硅基材料的伪栅极，在后栅工艺中刻蚀去除伪栅极时无需添加垫氧化层和/或刻蚀阻挡层，在确保器件可靠性之外还简化了工艺、降低了成本。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1至图14为依照本发明的半导体器件制造方法的各个步骤的剖面示意图；以及

图15为依照本发明的半导体器件制造方法的流程图。

具体实施方式

以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了可有效简化伪栅极去除的半导体器件制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。