[发明专利]改善沟槽型NMOS漏源击穿电压的方法及其结构

说明书

技术领域

本发明涉及一种半导体集成电路领域中的改善漏源击穿电压的方法及其结构，特别是涉及一种改善沟槽型NMOS（Trench NMOS）漏源击穿电压的方法及其结构。

背景技术

MOSFET（金属氧化物半导体功率器件），是由金属、氧化物(SiO₂或SiN)及半导体三种材料制成的器件，它能输出较大的工作电流(几安到几十安)，用于功率输出级的器件。

典型的Trench NMOS（沟槽N型金属氧化物半导体功率器件）的结构如图1所示，N型外延硅片的背面形成有漏极（未示出），被栅极所覆盖的P型阱（P well）用于形成一沟道区，N+为源区，P+用于形成一P型阱和P型阱引出电极的欧姆接触，其中源极和P型阱的引出电极连接在一起。该Trench NMOS结构利用P-base与N+之间的区域形成导电沟道，当Gate端接零或负电压，器件处于关断状态，当Gate端接正电压，器件开启。

对于传统的Trench NMOS，在漏极、源极反向偏置的情况下，Trench（沟槽）底部电场会比较集中，因此，在此类器件的底部是比较容易击穿的地方。因而，急需要解决底部电场问题。

发明内容

本发明要解决的技术问题是提供一种改善沟槽型NMOS漏源击穿电压的方法及其结构。该方法通过硼杂质注入，使NMOS（N型金属氧化物半导体功率器件）沟槽底部增加一种P型浮岛，以降低沟槽底部电场，从而改善沟槽型NMOS的漏源击穿电压。

为解决上述技术问题，本发明的改善沟槽型NMOS漏源击穿电压的方法，是通过在传统沟槽型NMOS的沟槽底部，增加P型浮岛来实现。

其中，所述增加P型浮岛的实现步骤包括：

步骤一、在一N型外延硅片形成硬掩膜层；

步骤二、采用光刻刻蚀工艺对硬掩膜层进行刻蚀并将沟槽区域打开；

步骤三、以所述硬掩膜层为掩膜，对所述沟槽区域的N型外延硅片进行刻蚀形成沟槽；

步骤四、在所述沟槽的底部和侧壁上形成牺牲氧化层；

步骤五、以所述硬掩膜层为掩膜，从所述N型外延硅片的正面进行P型离子注入，该P型离子注入在所述沟槽的底部形成一P型浮岛；

步骤六、去除所述牺牲氧化层以及所述硬掩膜层。

所述P型浮岛中，一个沟槽的底部相对应有一个P型浮岛。

所述P型离子注入为硼的注入，注入的浓度范围为1×10¹²～1×10¹³cm^-2，注入能量范围为100kev～400kev。

根据上述改善沟槽型NMOS漏源击穿电压的方法，本发明还提供了一种具有较高漏源击穿电压的沟槽型NMOS结构，是在传统Trench NMOS（如图1）的基础上进行改善的，即包括：传统沟槽型NMOS的结构，以及上述的沟槽底部的P型浮岛。

本发明通过在传统Trench NMOS制作中的沟槽刻蚀之后、去除牺牲氧化层之前，在Trench NMOS的沟槽底部，增加硼杂质注入，改善了沟槽底部电场集中问题，从而提高Trench NMOS器件的漏源击穿电压。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是典型的Trench NMOS器件结构剖面示意图；

图2是本发明的沟槽刻蚀之后的示意图；

图3是带着硬掩膜做完牺牲氧化层之后，进行硼离子注入的示意图；

图4是长完多晶硅栅以及P阱形成扩散之后的示意图；

图5是本发明的改善沟槽底部电场之后的Trench NMOS器件结构剖面示意图。

具体实施方式

本发明的改善沟槽型NMOS漏源击穿电压的方法，包括：在如图1所示的传统Trench NMOS中的沟槽底部，增加P型浮岛；该方法的具体步骤如下：

1）按传统Trench NMOS制作中的工艺方法，先沉积一层Hardmask（硬掩膜）并将硬掩膜图形打开，再进行沟槽刻蚀，具体步骤如下：

步骤一、在一N型外延硅片沉积形成硬掩膜层；

步骤二、采用光刻刻蚀工艺对硬掩膜层进行刻蚀，并将沟槽区域打开；

步骤三、以所述硬掩膜层为掩膜，对所述沟槽区域的N型外延硅片进行刻蚀形成深度为1.0um-2.0um的沟槽，如图2所示；