[发明专利]改善沟槽型NMOS漏源击穿电压的方法及其结构无效
申请号: | 201210139911.3 | 申请日: | 2012-05-08 |
公开(公告)号: | CN103390545A | 公开(公告)日: | 2013-11-13 |
发明(设计)人: | 罗清威;房宝青;左燕丽 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/266 | 分类号: | H01L21/266;H01L21/336;H01L29/06;H01L29/78 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 高月红 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 改善 沟槽 nmos 击穿 电压 方法 及其 结构 | ||
1.一种改善沟槽型NMOS漏源击穿电压的方法,其特征在于:通过在沟槽型NMOS的沟槽底部,增加P型浮岛来实现。
2.如权利要求1所述的方法,其特征在于:所述增加P型浮岛的实现步骤包括:
步骤一、在一N型外延硅片形成硬掩膜层;
步骤二、采用光刻刻蚀工艺对硬掩膜层进行刻蚀并将沟槽区域打开;
步骤三、以所述硬掩膜层为掩膜,对所述沟槽区域的N型外延硅片进行刻蚀形成沟槽;
步骤四、在所述沟槽的底部和侧壁上形成牺牲氧化层;
步骤五、以所述硬掩膜层为掩膜,从所述N型外延硅片的正面进行P型离子注入,该P型离子注入在所述沟槽的底部形成一P型浮岛;
步骤六、去除所述牺牲氧化层以及所述硬掩膜层。
3.如权利要求2所述的方法,其特征在于:所述P型浮岛中,一个沟槽的底部相对应有一个P型浮岛。
4.如权利要求2所述的方法,其特征在于:所述P型离子注入为硼的注入,注入的浓度范围为1×1012~1×1013cm-2,注入能量范围为100kev~400Kev。
5.一种沟槽型NMOS结构,其特征在于:包括:
一N型外延硅片,在该N型外延硅片上形成有沟槽,在该沟槽中依次形成有栅介质层和栅极,在所述沟槽的底部形成有如权利要求1所述的P型浮岛;
P型阱,形成于所述N型外延层中,所述P型阱的深度小于所述沟槽的底部深度;
源区,由形成于所述P型阱上部的N+区组成;
位于P型阱底部的N型外延硅片组成器件的漂移区和漏区;
形成于N型外延硅片的背面的漏极;
其中,栅极从侧面覆盖P型阱,被栅极所覆盖的P型阱用于形成一沟道区,该沟道区用于形成沟道电流,从而将源区和位于P型阱底部的N型外延硅片连接;P型阱电极和源极连接在一起,所述P型阱电极和P型阱的接触位置处形成有P+区,该P+区用于形成欧姆接触。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210139911.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造