[发明专利]用于3D封装的应力补偿层

说明书

技术领域

本发明涉及半导体制造，具体而言，涉及用于3D封装的半导体器件及其形成方法。

背景技术

自从发明了集成电路（IC）以来，由于各种电子元件（即，晶体管、二极管、电阻器、电容器等）的集成密度不断提高，半导体产业经历了持续快速的增长。在大多数情况下，集成密度的这种提高源自于最小部件尺寸的不断减小，从而容许在给定的区域内集成更多的元件。

这些集成改进从本质上来说基本上是二维（2D）的，因为集成元件所占用的空间基本上是在半导体晶圆的表面上。虽然光刻技术的显著改进带来了2D IC形成的明显改进，但对在二维中所能达到的密度存在物理限制。其中的一个限制就是制造这些元件所需要的最小尺寸。而且，当将越多的器件放入一个芯片中时，所需要的设计也就越复杂。

为了进一步提高电路密度，对三维（3D）IC进行了研究。在典型的3DIC形成工艺中，将两个管芯接合在一起，并且在每个管芯和基板上的接触焊盘之间形成电连接件。例如，尝试的一种方法涉及将两个管芯接合在彼此的顶部上。然后将堆叠的管芯接合至载体基板，并且引线接合将每个管芯上的接触焊盘与载体基板上的接触焊盘电连接起来。

另一种3D封装采用堆叠式封装（packaging-on-packaging，PoP）或者中介层技术（interposer techniques）来堆叠管芯从而减小形状因素。PoP包括将第一管芯电连接至硅中介层，将另一封装管芯放置在第一管芯上方并电连接至该硅中介层。然后将硅中介层电连接至另一基板，诸如印刷电路板。

发明内容

一方面，本发明提供了一种半导体器件，包括：第一基板，具有第一面和第二面；第一管芯，安装在所述第一基板的所述第一面上；模塑料，形成在所述第一基板的所述第一面的至少一部分的上方；应力补偿层，形成在所述第一基板的所述第二面的上方；以及第二基板，在所述第一面上与所述第一基板电连接。

在所述的半导体器件中，所述应力补偿层的厚度为约其中，CTE_Molding是所述模塑料的热膨胀系数；E_Molding是所述模塑料的杨氏模量；THK_Moding是所述模塑料的厚度；CTE_Compensation是所述应力补偿层的热膨胀系数；以及E_Compensation是所述应力补偿层的杨氏模量。

在所述的半导体器件中，所述第一基板包括硅中介层。

所述的半导体器件还包括：第二管芯，所述第二管芯与所述第一基板的所述第一面电连接。

所述的半导体器件还包括：管芯封装件，所述管芯封装件设置在所述第一管芯上方并与所述第一基板电连接，所述管芯封装件包括所述第二基板和第二管芯。

在所述的半导体器件中，所述应力补偿层包括模塑料。

另一方面，本发明还提供了一种半导体器件，包括：第一封装件，所述第一封装件包括第一集成电路管芯；第一基板，所述第一基板具有位于第一面上的第一组导电部件和位于第二面上的第二组导电部件，所述第一封装件与所述第一基板的所述第一面上的所述第一组导电部件中的第一子集连接；第二集成电路管芯，与所述第一基板的所述第一面上的所述第一组导电部件中的第二子集电连接；模塑料，至少部分地封装所述第二集成电路管芯；以及应力补偿层，沿着所述第一基板的所述第二面，所述应力补偿层具有在其中形成的开口，所述开口用于至少部分地暴露出位于所述第一基板的所述第二面上的所述第二组导电部件中的对应导电部件，所述应力补偿层以与所述模塑料施加的应力相反的方向施加作用力。

在所述的半导体器件中，所述第二集成电路管芯的上表面被暴露出来。

在所述的半导体器件中，所述第一基板包括硅中介层。

在所述的半导体器件中，在所述第二集成电路管芯和所述第一封装件之间存在气隙。

在所述的半导体器件中，所述应力补偿层包括流体模塑料层。

在所述的半导体器件中，所述应力补偿层包含聚酰亚胺。在所述的半导体器件中，所述应力补偿层的厚度为约其中：CTE_Molding是所述模塑料的热膨胀系数；E_Molding是所述模塑料的杨氏模量；THK_Molding是所述模塑料的厚度；CTE_Compensation是所述应力补偿层的热膨胀系数；以及E_Compensation是所述应力补偿层的杨氏模量。