[发明专利]一种多晶硅栅电极的离子注入方法

说明书

技术领域

本发明属于半导体制造技术领域，涉及半导体制造中所使用的离子注入方法，尤其涉及多晶硅栅电极的离子注入方法。 

背景技术

MOS器件结构中包括栅电极，其通常采用多晶硅形成。为形成低电阻率的多晶硅，通常需对多晶硅栅电极进行掺杂，在该掺杂过程中，由于离子注入相对具有可控性好等优点，被广泛用来掺杂形成多晶硅栅电极。

随着半导体技术的不断发展，器件特征尺寸越来小，因此对栅电极形貌尺寸精度要求越来越高。栅电极形貌尺寸在偏离预定尺寸变化时，也即发生变形时，会导致各种各样的器件可靠性问题，影响良率。因此，在离子注入形成多晶硅栅电极时，有必要综合考虑多晶硅栅电极的离子注入工艺过程对栅极形貌尺寸的影响。

发明内容

本发明的目的在于，减小由离子注入工艺过程所导致的多晶硅栅极形貌变化。

为实现以上目的或者其他目的，本发明提供一种多晶硅栅电极的离子注入方法，其特征在于，设置所述离子注入的能量参数以减小所述多晶硅栅电极在离子注入过程中产生的形变。

按照本发明一实施例的离子注入方法，其中，所述离子注入的能量参数的范围为10KeV至40KeV。

在之前所述实施例的离子注入方法中，较佳地，所述离子注入用于对所述多晶硅栅电极进行N型掺杂。

在之前所述实施例的离子注入方法中，较佳地，所述离子注入用于0.13微米工艺代，或者用于0.13微米以下工艺代。

在之前所述实施例的离子注入方法中，较佳地，所述离子注入的能量参数被设置为约30KeV。

在之前所述实施例的离子注入方法中，较佳地，所述离子注入的束流约为10mA，离子注入的质量约为75个单位原子量，离子注入的剂量约为6E15/cm³。

在之前所述实施例的离子注入方法中，较佳地，通过所述离子注入方法所形成的MOS器件用于形成静态随机存储器单元。

本发明的技术效果是，通过选择减小子注入的能量参数，可以减小离子注入过程中的物理刻蚀作用，减小多晶硅栅电极在离子注入过程中产生的形变，提高MOS器件的制造良率并提高其可靠性。

附图说明

从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。

图1是多晶硅栅电极的形貌在离子注入过程中发生变形的结构示意图。

图2是按照本发明一实施例提供的及多晶硅栅电极的离子注入方法示意图。

具体实施方式

下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。

申请人发现，在对多晶硅栅电极进行离子注入工艺时，离子注入前后，多晶硅栅电极的形貌会发生变形，从而，在进一步基于该变形的多晶硅栅电极制备MOS器件时，会导致可靠性问题。

以0.13微米工艺的SRAM（静态随机存储器）中MOS器件为例，其多晶硅栅电极需要进行N型掺杂以形成N型多晶硅栅电极。在离子注入的过程中，离子源一般采用AS,设置离子注入的束流、离子质量、离子注入剂量、离子注入的能量等参数，其中，离子注入的能量被设置为60KeV（电子伏）。离子注入结束后，被离子注入的部分由方形变为圆形，发生变形现象。在其后的在多晶硅栅电极上形成金属硅化物（例如，钴金属硅化物）的过程中，变形处会进一步对栅氧化层产生损坏，从而可能不能通过其后的WAT（Wafer Accept Test，晶圆可接受测试）测试，影响产品的良率和可靠性。