[发明专利]半导体装置中的电可编程熔丝模块

说明书

技术领域

本发明涉及半导体装置中的电可编程熔丝(“电熔丝”)模块。

背景技术

集成电路半导体装置(“IC”)可以包括一个或多个电熔丝模块，其能够提供用于数据的非易失性存储器(NVM)。电熔丝模块包括在制造IC之后能够被单独电编程(即，熔断)的熔丝元件的阵列，并且即使在制造的IC被配送之后，将存储的数据相对应的位限定为有效或无效。电熔丝模块被用于在IC上存储批号和安全数据，或者在制造之后由客户或设计者配置现场可编程门阵列(FPGA)的元件的互连。

通过简短施加相对较高电流，将通过设计和制造参数定义的所选电熔丝元件的原有电阻更改为作为编程电流的函数的编程的电阻可以编程电熔丝模块。编程电流通常造成电熔丝元件的电阻大幅增加，尽管在例如反熔丝的情形下编程电流减小熔丝元件的电阻。在电熔丝元件的两种状态之间的电阻差通常至少是数量级，例如，可以在低电阻状态中是200欧姆而在高电阻状态是100,000欧姆。

电熔丝模块包括编程电流生成器，编程电流生成器提供用于对电熔丝阵列的元件编程的可调整电流。对编程电流的控制控制了被编程的电熔丝元件的电阻。电熔丝模块也包括感测系统，感测系统能被用于感测电熔丝阵列的各个元件的电阻状态以输出存储的数据和/或用于测试电熔丝元件的有效和无效电阻状态是否合乎规范。

众所周知，在产生用于编程电流生成器的可调整基准电流或电压中使用基准电阻器的阵列。然而，这种基准电阻器的阵列占据IC的非期望的很大面积。因此，具有更紧凑的电熔丝模块是有优势的。

附图说明

本发明通过示例的方式示出，但是不限于在附图中所示的其实施例，在附图中相同的附图标记指示相似的元件。附图中的元件是为了简洁和清晰而示出是，而没有必要按比例绘制。

图1是包括电熔丝模块的已知半导体装置的简化电路图；

图2是根据本发明的实施例的包括电熔丝模块的半导体装置的简化电路图；以及

图3是根据本发明的实施例在半导体装置中编程电熔丝模块的方法的简化流程图。

具体实施方式

图1示出了包括电熔丝模块200的已知半导体装置的部分。电熔丝模块200包括电熔丝基准链路阵列202。基准链路阵列202是电熔丝编程电流生成器204，电熔丝编程电流生成器204通过开关矩阵210选择性地耦合到电熔丝存储阵列208中的电熔丝单元(“位”)206。开关矩阵210使用字线/位线技术，将电熔丝电流生成器204的输出212耦合到电熔丝存储阵列208中的多个电熔丝之一。

通过在选定时段(即，期望的编程时间Tpgm)将电熔丝编程电流生成器204的输出耦合到存储阵列中被选定电熔丝单元的逻辑(未示出)，控制开关阵列210。使用电熔丝编程电流生成器204对存储阵列中的将被编程的电熔丝顺序地编程(每次一个)。

电熔丝编程电流生成器204具有运算放大器(OpAmp)214，运算放大器214将在节点216的基准电压V_REF和提供稳定电压的带隙电压源Vbg进行比较。由通过晶体管P1的电流I_P1和电熔丝基准链路阵列202的电阻建立基准电压V_REF。OpAmp 214未拉动输入电流，并且驱动P1的栅极直至Vbg=V_REF。OpAmp 214也驱动P2的栅极，以便如果P1和P2的宽度相同，则无论NI的微小的额外串联电阻如何，都产生基本上等于Ipl的电流Imirror。或者，可以有意缩放Imirror为远大于或小于I_P1。

电熔丝基准链路阵列202具有联合提供电熔丝基准链路阵列的基准电阻Rref的多个基准链路218、220、222。在电熔丝单元206中的电熔丝224具有电熔丝链路226，电熔丝链路226在编程操作期间通过将来自电熔丝电流生成器204的编程电流而被编程(熔断)。电熔丝链路和基准链路每个被限定在多晶硅、硅化多晶硅或者其他合适的链路材料的层中。