[发明专利]一种提高静态随机存储器写入冗余度的方法

说明书

技术领域

本发明涉及一种半导体制备技术领域，尤其涉及一种提高静态随机存储器写入冗余度的方法。

背景技术

静态随即存储器（SRAM）作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。图1为90纳米以下的通常的SRAM单元的版图，请参见图1所示。包括有缘区4、多晶硅栅5和接触孔6三个层次。控制管1（Pass Gate）区域为一NMOS器件，下拉管（Pull Down MOS）2区域同样为一NMOS器件，上拉管（Pull Up MOS）3区域为一PMOS器件。

写入冗余度（Write Margin）是衡量SRAM单元写入性能的一个重要参数，图2为SRAM器件在写入时的工作示意图，请参见图2所示。假设节点7存储数据为低电位（即存储数据为“0”），而相应的，节点8存储数据为高电位（即存储数据为“1”），现在以向节点7写入高电位而节点8写入低电位为例，在写入动作前，位线9会被预充到高电位，位线10会被预充到低电位，写入动作开始时，字线11打开，由于节点7预始存储的数据为低电位，所以初始状态时，上拉管3打开而下拉管2关闭。由于上拉管3和控制管1都是打开的，所以节点8的电位不再是“1”，而是位于某一中间电位。该中间电位由上拉管3和控制管1的等效电阻所决定。为了完成写入动作，节点8的中间电位必须小于一定数值，即控制管1和上拉管3的等效电阻的比例必须要小于一定数值，中间电位值越低，SRAM单元的写入冗余度就越大。如果增大上拉管3的等效电阻，就可以降低节点8的中间电位，从而增大SRAM单元的写入冗余度。

图3a为普通工艺中源漏碳注入的示意图，图3b为普通工艺中源漏形成碳化硅晶格结构的示意图，请参见图3a和图3b所示。其中PMOS器件13被光刻胶15覆盖，只会对NMOS器件12进行源漏碳17注入，由于上拉管14也同样为PMOS器件，所以其源漏不会进行碳注入，经过之后的退火工艺，NMOS器件12源漏端会形成碳化硅晶格18结构，形成了在沟道16方向上的张应力，有助于提高NMOS器件12的电子迁移率，而PMOS器件13和上拉管14的源漏都不会形成碳化硅晶格18结构。

发明内容

本发明的目的在于提供一种提高静态随机存储器写入冗余度的方法，以解决普通工艺中PMOS器件和上拉管的源漏不会形成碳化硅晶格结构的问题

为了实现上述目的，本发明采取的技术方案为：

一种提高静态随机存储器写入冗余度的方法，其中包括有覆盖层的NMOS器件、PMOS器件和上拉管，首先将所述NMOS器件和所述上拉管上的覆盖层同时去除，然后对所述NMOS器件、具有覆盖层的所述PMOS器件和所述上拉管进行碳注入，使得所述NMOS器件的源漏端和所述上拉管的源漏端形成晶格结构，以提高沟道方向的张应力。

上述的一种提高静态随机存储器写入冗余度的方法，其中，所述晶格结构为碳化硅晶格结构。

上述的一种提高静态随机存储器写入冗余度的方法，其中，所述覆盖层为光刻胶。

上述的一种提高静态随机存储器写入冗余度的方法，其中，所述NMOS器件、所述PMOS器件和所述上拉管进行碳注入后还进行退火工艺。

本发明由于采用了上述技术，使之具有的积极效果是：

通过对上拉管源漏采用碳注入工艺，使得上拉管在沟道方向上的张应力增强，有效地降低上拉管器件的载流子迁移率，增大上拉管的等效电阻，同时，提高了随机存储器写入冗余度。

附图说明

图1是90纳米以下的通常的SRAM单元的版图；

图2是SRAM器件在写入时的工作示意图；

图3a是普通工艺中源漏碳注入的示意图；

图3b是普通工艺中源漏形成碳化硅晶格结构的示意图；

图4a是本发明的一种提高静态随机存储器写入冗余度的方法中源漏碳注入的示意图；

图4b是本发明的一种提高静态随机存储器写入冗余度的方法中源漏形成碳化硅晶格结构的示意图。

具体实施方式

以下结合附图给出本发明一种提高静态随机存储器写入冗余度的方法的具体实施方式。