[发明专利]一种SRAM工艺制备方法无效
| 申请号： | 201210135968.6 | 申请日： | 2012-05-04 |
| 公开（公告）号： | CN102723313A | 公开（公告）日： | 2012-10-10 |
| 发明（设计）人： | 黄晓橹 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8244 | 分类号： | H01L21/8244;H01L27/11 |
| 代理公司： | 上海新天专利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 sram 工艺 制备 方法 | ||
1.一种基于赝通孔刻蚀停止层技术的SRAM单元结构及其制备方法，其特征在于，在SRAM的生产工艺中，在SRAM单元所包含的下拉晶体管上覆盖张应力膜，而在SRAM单元所包含的上拉晶体管上覆盖压应力膜，通道晶体管上不覆盖任何应力膜。
2.根据权利要求1所述的基于赝通孔刻蚀停止层技术的SRAM单元结构及其制备方法，其特征在于，所述SRAM单元各半导体器件的栅极的侧壁上围绕有侧壁隔离层，并且所述下拉晶体管上覆盖的张应力膜还覆盖在隔离层上，其中，所述隔离层围绕在侧壁隔离层的外围，所述上拉晶体管上覆盖的压应力膜还覆盖在隔离层上，其中，所述隔离层围绕在侧壁隔离层的外围，所述通道晶体管的隔离层围绕在侧壁隔离层的外围并且没有覆盖任何应力膜。
3.根据权利要求1所述的基于赝通孔刻蚀停止层技术的SRAM单元结构及其制备方法，其特征在于，所述SRAM单元各半导体器件的栅极的侧壁围绕有侧壁隔离层，并且所述下拉晶体管上覆盖的张应力膜直接覆盖在侧壁隔离层上，所述上拉晶体管上覆盖的压应力膜直接覆盖在侧壁隔离层上，所述通道晶体管的侧壁隔离层外围并没有覆盖任何应力膜。
4.根据权利要求1所述的基于赝通孔刻蚀停止层技术的SRAM单元结构及其制备方法，其特征在于，所述下拉晶体管和所述通道晶体管为NMOS器件，所述上拉晶体管为PMOS器件。
5.根据权利要求4所述的基于赝通孔刻蚀停止层技术的SRAM单元结构及其制备方法，其特征在于，所述SRAM单元的性能与其单元静态噪声冗余相关，所述单元静态噪声冗余与所述下拉晶体管的工作电流和所述通道晶体管的工作电流的比值相关，所述下拉晶体管的工作电流和所述通道晶体管的工作电流的比值升高，则单元静态噪声冗余升高，则SRAM单元的性能提升，否则，SRAM单元的性能不会提升。
6.根据权利要求5所述的基于赝通孔刻蚀停止层技术的SRAM单元结构及其制备方法，其特征在于，在下拉晶体管上覆盖有张应力膜增大了下拉晶体管的工作电流的值，从而提升了SRAM单元的性能。
7.根据权利要求1所述的基于赝通孔刻蚀停止层技术的SRAM单元结构及其制备方法，其特征在于，所述上拉晶体管上覆盖有压应力膜，使得上拉晶体管的工作电流增加。
8.根据权利要求1所述的基于赝通孔刻蚀停止层技术的SRAM单元结构及其制备方法，其特征在于，通道晶体管（NMOS器件）不覆盖任何应力膜，缓解了在一个SRAM单元中的极小范围内进行应力薄膜的工艺变换造成的两种相反应力的作用，有效降低了造成硅衬底的层移和位错等缺陷的可能性，从而有效降低SRAM失效的可能性。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210135968.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
