[发明专利]产生等效现场可编程门阵列和结构化专用集成电路的方法

说明书

本申请是阿尔特拉公司于2006年3月31日提交的、申请号为200610071021.8、发明名称为“产生等效现场可编程门阵列和结构化专用集成电路的方法”的发明专利申请的分案申请。 

技术领域

这个发明涉及专用集成电路（“ASIC”），并且尤其涉及有时候被称为结构化（structured）ASIC的ASIC类型。 

背景技术

所谓的结构化ASIC有时用作诸如现场可编程门阵列（“FPGA”）之类的可编程逻辑器件（“PLD”）的替换。FPGA具有通用的结构，其可以包括许多相同的逻辑电路块、许多寄存器、多个诸如I/O块、RAM块、DSP块、PLL/DLL块等之类的其它类型电路块。可对这些各种电路进行编程以执行各种任务中的任何一种任务。FPGA还具有通用的互连结构。可对这个结构进行编程以便以许多不同方式中的任一种方式来互连在该器件上的其它电路。这样的FPGA中的逻辑块可以被称为逻辑单元、逻辑模块、自适应逻辑单元、或者自适应逻辑模块（“LE”、“LM”、“ALE”、或者“ALM”）。 

与FPGA等效的一种已知类型的结构化ASIC具有通用结构，其包括相对简单的电路块（所谓的混合（hybrid）逻辑单元或者“HLE”）的许多相同实例。结构化ASIC一般还可以包括可与在相关FPGA上的专用块相匹敌的其它块（例如，I/O块，RAM块，PLL/DLL块等）。结构化ASIC的这些通用属性体现在用于构造ASIC的几个掩模（mask）中（至少在某种程度上是这样）。这些掩模因此对于这个一 般类型的全部ASIC来说可以是相同或者基本上相同的，而且它们向ASIC赋予了它的“结构”。定制其它掩模（但是仅仅是全体掩模集合中的一些掩膜）以向结构化ASIC赋予与相关的已编程了的FPGA的功能等效的特定功能。例如，这些定制的掩模可以配置HLE或者一小组或一小簇HLE（复合（complex）HLE或者“CHLE”），以执行与由相关的已编程FPGA中的ALE执行的那些功能等效的功能。类似地，定制的掩模可以将CHLE配置为执行与相关的已编程FPGA中的寄存器等效的功能。这些定制的掩模还可以提供在HLE、CHLE、和/或ASIC上的其它电路块之间的互连。这些互连一般将包括与由相关的已编程FPGA中的可编程互连资源所提供的那些互连等效的互连。 

以这种方法使用这种类型的结构化ASIC具有许多优点。例如，仅仅一些ASIC掩模需要被定制。这趋向于减少ASIC成本并且加快ASIC设计/生产周期。它还减少了ASIC中出现设计缺陷的风险，而且便于产生与相关的已编程FPGA紧密操作等效的ASIC（例如，逐个管脚等同、定时等同或者接近等同等）。这种方法的另一个优点是，它趋向于允许ASIC包括比相关的FPGA少的电路（包括较少的电路用于正常操作）。这是因为仅仅与所必需的一样多的ASIC HLE用于执行每个FPGA ALE的功能，而在几乎所有的FPGA中，许多ALE未被充分利用。 

从FPGA设计到结构化ASIC设计的高效和可靠的转换（反之亦然）在多种环境中都可以是有益的。例如，在设计的FPGA实现已经使用了一段时间之后，可能期望把这个设计移植到功能上等效的ASIC，以便降低单位成本。作为另一个示例，可能期望使用FPGA来为实际上用于ASIC实现的设计进行原型设计（prototype）。另外，为了让这样的原型设计（prototyping）变得有意义，FPGA和ASIC必须是功能上等效的。 

发明内容

本发明便于提供用户电路设计的彼此功能上等效的FPGA和ASIC实现。综合（synthesize）用于FPGA的实现中的用户的逻辑设计，而与立即期望的最终结果是编程的FPGA还是功能上等效的结构化ASIC无关。在产生编程的FPGA的流程中，用于FPGA实现的综合（synthesis）经受适合于在FPGA上布局该综合的布局（place）和布线（route）操作。这个布局和布线操作的输出可用于产生用于对FPGA编程以便使FPGA执行用户逻辑的数据。在产生结构化ASIC的替换流程中，将用于FPGA实现的综合转换为适合于结构化ASIC实现的修改的综合。该修改的综合经受适合于在结构化的ASIC上布局修改的综合的布局和布线操作。进一步处理这个布局和布线操作的输出以产生用于该结构化ASIC的规范，其包括要在产生结构化ASIC的过程中使用的物理电路的标识。