[发明专利]产生等效现场可编程门阵列和结构化专用集成电路的方法

权利要求书

1.一种产生用于指定结构化ASIC的配置的信息的方法，该结构化ASIC与执行用户的逻辑设计的编程的FPGA将会是功能上等效的，该方法包含：

综合用于FPGA的实现中的用户的逻辑设计；

将由该综合步骤产生的综合转换为适于结构化ASIC实现的修改的综合；

对该修改的综合执行布局和布线操作，以产生适合于在结构化ASIC上的布局的进一步的综合，其中对该修改的综合执行布局和布线操作包括在修改的综合中进行改变；以及

将该改变馈送回以修改用户的逻辑设计。

2.如权利要求1所述的方法，其中，该改变包含：

复制寄存器。

3.如权利要求1所述的方法，其中，该改变包含：

移动寄存器。

4.如权利要求1所述的方法，还包含：

对由于综合用于FPGA的实现中的用户的逻辑设计而产生的综合执行进一步的布局和布线操作，该进一步的布局和布线操作产生适合于在FPGA上的布局的更进一步的综合。

5.如权利要求4所述的方法，其中，执行进一步的布局和布线操作的步骤包括：对由于综合用于FPGA的实现中的用户的逻辑设计而产生的综合进行改变，并且其中该方法还包含：

将该改变馈送回以修改用户的逻辑设计。

6.如权利要求4所述的方法，还包含：

将进一步的综合和更进一步的综合进行比较，以测试功能的等效性。

7.如权利要求6所述的方法，其中，该比较步骤包含：

匹配在进一步的综合和更进一步的综合中的相应节点；

在进一步的综合和更进一步的综合的每一个中，构造在匹配步骤中所标识的节点之间的逻辑的二元判定图（BDD）；以及

为在进一步的综合和更进一步的综合中的相应BDD测试功能的等效性。

8.如权利要求7所述的方法，其中，所述节点包括在更进一步的综合中的寄存器、非逻辑块输入和输出、以及逻辑单元输出，以及在进一步的综合中的相应逻辑输出。

9.如权利要求6所述的方法，其中，该比较步骤包含：

标识在进一步的综合和更进一步的综合中的相应非逻辑块；以及

为相应非逻辑块中的每一个的功能参数信息测试相似性。

10.如权利要求4所述的方法，还包括：

从更进一步的综合产生用于FPGA的编程数据。

11.一种产生用于指定结构化ASIC的配置的信息的方法，该结构化ASIC与执行用户的逻辑设计的编程的FPGA将会是功能上等效的，该方法包含：

综合用于FPGA的实现中的用户的逻辑设计；

将由该综合步骤产生的综合转换为适于结构化ASIC实现的修改的综合；

对该修改的综合执行布局和布线操作，以产生适合于在结构化ASIC上的布局的进一步的综合，其中对该修改的综合执行布局和布线操作包括确定在修改的综合中进行的改变；以及

向设计变动命令工具报告该改变。

12.如权利要求11所述的方法，其中，该改变包含：

复制寄存器。

13.如权利要求11所述的方法，其中，该改变包含：

移动寄存器。

14.如权利要求11所述的方法，还包含：

对由于综合用于FPGA的实现中的用户的逻辑设计而产生的综合执行进一步的布局和布线操作，该进一步的布局和布线操作产生适合于在FPGA上的布局的更进一步的综合。

15.如权利要求14所示的方法，其中，执行进一步的布局和布线操作的步骤包括：对由于综合用于FPGA的实现中的用户的逻辑设计而产生的综合进行改变，并且其中该方法还包含：

将该改变馈送回以修改用户的逻辑设计。

16.如权利要求14所述的方法，还包含：

将进一步的综合和更进一步的综合进行比较，以测试功能的等效性。