[发明专利]一种半导体结构及其制造方法

权利要求书

1.一种半导体结构的制造方法，该方法包括以下步骤：

(a)提供衬底，所述衬底从下至上依次包括基底层、掩埋隔离层、掩埋地层、超薄绝缘埋层、表面有源层；

(b)对所述掩埋地层进行离子注入掺杂；

(c)在所述衬底上形成栅极堆叠、侧墙和源/漏区；

(d)在所述衬底上形成覆盖所述栅极堆叠和源/漏区的掩膜层，刻蚀所述掩膜层以暴露出所述源区；

(e)刻蚀所述源区以及源区之下的超薄绝缘埋层，形成暴露出所述掩埋地层的开口；

(f)通过外延填充所述开口，以形成所述掩埋地层的接触塞。

2.根据权利要求1所述的方法，其中步骤(a)中，所述掩埋地层的厚度为5nm～30nm，超薄绝缘埋层的厚度为5nm～50nm，表面有源层的厚度为5nm～50nm。

3.根据权利要求1所述的方法，其中步骤(b)中，所述掩埋地层的掺杂浓度为10¹⁸～10²⁰cm^-3，对于NMOS，所述掩埋地层的掺杂类型为N型；对于PMOS，所述掩埋地层的掺杂类型为P型。

4.根据权利要求1所述的方法，其中步骤(d)中，所述掩膜层的材料为氧化硅、氮化硅、氮氧化硅及其组合。

5.根据权利要求1所述的方法，其中步骤(f)中，还包括对所述接触塞进行掺杂，掺杂方法包括在外延过程中原位掺杂或离子注入。

6.根据权利要求1或5所述的方法，其中步骤(f)中，所述接触塞的掺杂浓度为10¹⁸～10²⁰cm^-3对于NMOS，所述接触塞的掺杂类型为N型；对于PMOS，所述接触塞的掺杂类型为P型。

7.根据权利要求1所述的方法，其中步骤(f)中，所述接触塞的材料为Si、Ge、SiGe或SiC。

8.一种半导体结构，该结构包括衬底、栅极堆叠、侧墙、源区、漏区、掩埋地层接触塞，其中：

所述衬底从下至上依次包括基底层、掩埋隔离层、掩埋地层、超薄绝缘埋层、表面有源层；

所述栅极堆叠位于所述衬底的表面有源层之上；

所述侧墙位于所述栅极堆叠的侧壁上；

所述源区和漏区位于所述栅极堆叠的两侧并嵌于所述衬底的表面有源层中；

所述掩埋地层接触塞与所述源区相连，位于所述源区远离所述栅极堆叠的一侧，并贯穿所述衬底的表面有源层和超薄绝缘埋层，与所述掩埋地层相连。

9.根据权利要求8所述的半导体结构，其中，所述掩埋地层的掺杂浓度为10¹⁸～10²⁰cm^-3，对于NMOS，所述掩埋地层的掺杂类型为N型；对于PMOS，所述掩埋地层的掺杂类型为P型。

10.根据权利要求8所述的半导体结构，其中，所述掩埋地层接触塞的掺杂浓度为10¹⁸～10²⁰cm^-3，对于NMOS，所述掩埋地层接触塞的掺杂类型为N型；对于PMOS，所述掩埋地层接触塞的掺杂类型为P型。

11.根据权利要求8所述的半导体结构，其中，所述掩埋地层接触塞的材料为Si、Ge、SiGe或SiC。