[发明专利]一种多晶硅二极管静电保护结构

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种多晶硅二极管静电保护结构。

背景技术

静电对于电子产品的伤害一直是不易解决的问题，尤其是在高频电路的应用中。为了不影响产品的正常工作性能，电路的输入输出端口不仅需要静电保护器件具有较强的电流泻放能力，又需要其本身的寄生电容尽可能小。现如今较为常见的高频电路，其输入输出端口的静电保护器件多为二极管，如图1所示。其寄生总电容为输出入端口到电源与地之间的电容总和。当有静电发生时，N+/P阱二极管用于泻放从地到输入输出端口的正向电流，P+/N阱二极管用于泻放输出/入端口到电源的正向电流。但现有的静电保护结构输出/入端口到电源与地之间的电容总和较大影响高频电路的工作性能。

发明内容

本发明要解决的技术问题是提供一种多晶硅二极管的静电保护结构，该静电保护结构在不影响静电保护能力的条件下，相比较现有的二极管静电保护结构，能减小输出/入端口到电源与地之间的总电容，减小静电保护结构对高射频电路工作性能的影响，适应射频电路的设计需求。

为解决上述技术问题，本发明多晶硅二极管的静电保护结构，包括：一N+/P阱二极管和一多晶硅二极管；

所述多晶硅二极管包括，P-多晶硅衬底中形成有多个不相邻的N+扩散区，P-多晶硅衬底的两侧形成有P+扩散区；

所述N+/P阱二极管其P阱通过P+扩散区连接地电位；所述多晶硅二极管其一侧P+扩散区通过金属线接所述N+/P阱二极管的N+扩散区，其另一侧P+扩散区通过金属线接输入/出端口，其N+扩散区通过金属线并联后接到电源电位。

进一步改进，本发明多晶硅二极管的静电保护结构，包括：一P+/N阱二极管和一多晶硅二极管；

所述多晶硅二极管包括，N-多晶硅衬底中形成有多个不相邻的P+扩散区，N-多晶硅衬底的两侧形成有N+扩散；

所述P+/N阱二极管其N阱通过N+扩散区连接电源电位；所述多晶硅二极管其一侧N+扩散区通过金属线接所述P+/N阱二极管的P+扩散区，其另一侧N+扩散区通过金属线接输入/出端口，其P+扩散区通过金属线并联后接到地电位。

本发明的多晶硅二极管的静电保护结构，在不影响静电保护能力的条件下，相比较现有的二极管静电保护结构，能减小输出/入端口到电源与地之间的总电容，减小静电保护结构对高射频电路工作性能的影响，适应射频电路的设计需求。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是一种现有静电保护结构的等效电容示意图

图2是本发明第一实施例的示意图。

图3是本发明第二实施例的示意图。

图4是本发明第一实施例静电电流发生时的电流泻放方向示意图一，图中箭头所示方向为电流方向。

图5是本发明第一实施例静电电流发生时的电流泻放方向示意图二，图中箭头所示方向为电流方向。

图6是本发明第一实施例输出/入端口电位较低时的工作情况示意图。

图7是本发明第一实施例的等效电路示意图。

附图标记说明

1是本发明第一实施例多晶硅二极管的P-多晶硅衬底

2是本发明第一实施例多晶硅二极管的N+扩散区

3、4是本发明第一实施例多晶硅二极管的P+扩散区

5是本发明第一实施例N+/P阱二极管的P阱

6是本发明第一实施例N+/P阱二极管的P+扩散区

7是本发明第一实施例N+/P阱二极管的N+扩散区

8是本发明第二实施例多晶硅二极管的N-多晶硅衬底

9是本发明第二实施例多晶硅二极管的P+扩散区

10、11是本发明第二实施例多晶硅二极管的N+扩散区

12是本发明第二实施例P+/N阱二极管的N阱

13是本发明第二实施例P+/N阱二极管的N+扩散区

14是本发明第二实施例P+/N阱二极管的P+扩散区

15是耗尽区域

16是本发明第一实施例中多晶硅二极管耗尽区域等效电容

17是本发明第一实施例中N+/P阱二极管等效电容

18是本发明第一实施例静电保护结构的整体等效电容

A是N+/P阱二极管

B是本发明第一实施例中的多晶硅二极管

C是P+/N阱二极管

D是本发明第一实施例中的多晶硅二极管。

具体实施方式