[发明专利]多通道前向时钟高速串行接口的正交时钟产生电路

权利要求书

1.一种多通道前向时钟高速串行接口的正交时钟产生电路，其特征是所述正交时钟产生电路包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；

所述延迟线电路用于在参考时钟通过时产生等相位差的四相时钟，所述等相位差的四相时钟分别为第一相时钟CK1、第二相时钟CK2、第三相时钟CK3和第四相时钟CK4；所述延迟线电路包括至少4个延时单元，每个延时单元具有相等的延时；

所述第一相位平均电路包括第一差分输入端、第二差分输入端和差分输出端；第一相位平均电路的第一差分输入端用于输入同相的第二相时钟CK2，第一相位平均电路的第二差分输入端用于输入同相的第三相时钟CK3，第一相位平均电路的差分输出端用于输出第一输出时钟，该第一输出时钟的相位为第二相时钟CK2和第三相时钟CK3的相位的平均值；

所述第二相位平均电路包括第一差分输入端、第二差分输入端和差分输出端；第二相位平均电路的第一差分输入端用于输入反相的第一相时钟CK1，第二相位平均电路的第二差分输入端用于输入同相的第四相时钟CK4，第二相位平均电路的差分输出端用于输出第二输出时钟，该第二输出时钟的相位为第一相时钟CK1的反相相位和第四相时钟CK4的相位的平均值；

所述第一缓冲器包括差分输入端和输出端；第一缓冲器的差分输入端用于输入第一输出时钟，第一缓冲器的输出端用于输出经过满摆幅放大的第一输出时钟；

所述第二缓冲器包括差分输入端和输出端；第二缓冲器的差分输入端用于输入第二输出时钟，第二缓冲器的输出端用于输出经过满摆幅放大的第二输出时钟。

2.根据权利要求1所述的正交时钟产生电路，其特征是所述延时单元采用电流模逻辑CML缓冲器。

3.根据权利要求1或2所述的正交时钟产生电路，其特征是所述第一相位平均电路采用相位插值PI电路。

4.根据权利要求1或2所述的正交时钟产生电路，其特征是所述第二相位平均电路采用相位插值PI电路。

5.根据权利要求1或2所述的正交时钟产生电路，其特征是所述第一缓冲器采用电流模逻辑CML缓冲器。

6.根据权利要求1或2所述的正交时钟产生电路，其特征是所述第二缓冲器采用电流模逻辑CML缓冲器。