[发明专利]3D集成电路自动布局中TSV位置的距离优化方法

说明书

发明领域

本发明总体上涉及3D集成电路的设计及制造，更具体地，本发明涉及用于三维集成电路设计中的自动布局的方法，属于电路设计领域。

背景技术

集成电路的设计和制造水平一直在飞速的发展，如今已经可在单个芯片上集成数亿个晶体管。更具体的，根据摩尔定律的描述，先进的工艺水平已经达到纳米级。由于单个芯片上晶体管数量的增加，普通的2D集成电路会带来线路过长的问题，这使电路的运算速度降低，功耗增加。3D集成电路可以有效的减少线路长度，提高运算速度，降低功耗。

3D集成电路是一种新兴技术，通过在垂直方向上放置多个IC芯片来减少芯片的面积。同时多层芯片之间可以通过TSV(跨芯片层硅孔)使其单元进行层间的互联。只要TSV的位置放置的合理，这种基于TSV的3D集成电路技术可以有效的减少线网长度。

如图1所示为3D芯片示意图，3D集成电路是由顶层芯片1和底层芯片2堆叠而成的三维立体电路结构。电路中的标准单元4是电路的基本结构。某一层的3D电路芯片，其性质与普通2D芯片类似。标准单元4通过金属互联线6进行互联。2D电路中，所有通过金属互联线连接在一起的单元的集合统称为线网。3D集成电路中，所有单元都处在同一层的线网(类似2D电路的线网)即为单层线网。各个单元也是通过金属线互联。而3D电路中，有些分别处于不同层的单元也需要互联。由处于不同层的单元组成的线网叫做跨层线网，由标准单元4所组成的线网即为跨层线网。而处于不同层的单元需要互联时，可以利用TSV5(硅通孔)进行互联。

3D集成电路中，TSV的作用主要是两个。首先，3D集成电路的上层与下层2D芯片的单元通过TSV进行互联，即TSV为连接跨层线网处于上层和下层单元的桥梁；其次，由于TSV的材料大多是铜铝等热导率非常高的材料到热能力优于硅等半导体材料，故在电路中放置适量的TSV有助于电路的散热。

实验表明，线网长度的减少程度跟TSV的数量有关，TSV数量多则可以帮助线网长度的减少，而TSV的数量少于一定程度反而会增加而外的线网长度。而且，作为散热功能的TSV在电路中放置的越多，其对电路的散热帮助越大。

但在工艺水平的约束下，TSV的位置不能过于密集，即数量不能太多。在满足加工工艺尺寸的情况下，完成电路的功能。

一般的3D集成电路TSV初步定位后的版图中，TSV的数量较多，在版图中分布比较密集。从而会出现TSV的位置过于接近的问题。在3D集成电路进行加工生产时，厂商不能加工TSV的间距小于加工工艺的间距约束的版图。

故3D集成电路自动设计中，TSV位置确定后，为了满足其位置可以满足工艺要求，完成加工，需要对TSV的位置进行优化。

发明内容：

为了解决对3D集成电路中跨芯片层硅孔(Through Silicon Via)位置的过于密集问题，本发明提出了一种3D集成电路自动布局中TSV位置的距离优化法。本发明的优化法致力于优化TSV已经初步确定的版图。

本发明采用如下技术方案：

3D集成电路自动布局中TSV位置的距离优化法，将电路中间距小于工艺加工间距的TSV弹开，称这种方法为弹开法；逐个整理所有间距小于工艺加工间距的TSV，使他们的间距满足工艺加工间距约束。。

具体步骤如下：

S1，建立3D集成电路版图直角坐标系：TSV初步定位的3D集成电路版图中建立直角坐标系A，坐标系A沿版图的边缘建立，其横轴沿版图的水平方向建立，纵轴沿版图的垂直方向建立；

S2，建立间距小于工艺加工间距的TSV对集合B：分别计算每个TSV在坐标系中的坐标，得到每个TSV在版图中的坐标点；利用平面直角坐标系的距离计算公式计算每个TSV的坐标与其他所有TSV的坐标做距离计算，求得任意两两TSV的距离；计算出所有TSV之间的距离后，建立两两间距小于工艺加工间距的TSV对的集合B。然后把间距小于工艺加工间距的TSV对放入集合B，其中所述TSV对包含两个TSV的坐标。计算集合B中TSV对的数目；

S3：当集合B中TSV对的数目等于0时，表明无需再进行优化，跳出优化过程；当集合B中TSV对的数目大于0时执行S4；

S4，弹开处理间距小于工艺加工间距的TSV对：选取集合B的TSV对中出现次数最多的TSV为基点；以基点作为圆心，以工艺加工间距为半径画圆，将落在此圆中的所有TSV沿着圆的径向移到该圆的圆周上。

循环执行S2、S3、S4，直至集合B中TSV对数目为零，跳出优化过程。

3D集成电路自动布局中TSV位置的距离优化装置，其包括有：