[发明专利]形成氧化物经封装传导形体的方法

说明书

技术领域

本发明是有关半导体装置中的铜(Cu)及/或铜合金金属化，以及有关一种制造具有可信赖，低电阻铜或铜合金互连的半导体装置的方法。本发明特别可应用于形成具有次微米设计形体及高导电率互连结构的高速集成电路，包含以金属-氧化物层，如MnOx或AlOx予以实质上均匀地封装的铜或铜合金形体。

背景技术

在半导体制造中，在金属互连后段工艺(BEOL)加工期间施加镶嵌(damascene)。现有镶嵌加工包含在介电中间层形成开口及以导电材料，例如，铜或铜合金填充开口，以形成接触面、通孔、或线。现有BEOL加工包含在晶圆上利用配线的个别装置(晶体管、电容、电阻等)的互连，以及芯片-对-封装连接的接触面、绝缘层(介电质)、金属层级、及接合位置的形成。

如图1A-1F所示，使用现有镶嵌工艺形成半导体装置中的金属互连。图1A显示形成在介电层103中的沟槽101。

由于铜经由介电中间层材料，如二氧化硅扩散，故铜或铜合金互连结构必须通过扩散阻障层予以封装。图1B显示沉积在沟槽101的侧表面107和底表面109上，以及介电层103的上表面111上的扩散阻障层105(例如，Ta/TaN)。

种晶层113沉积在阻障层105上，如图1C所示。种晶层113可为铜、或铜合金，如CuMn或CuAl。图1D显示铜、或铜合金115，通常利用电镀，填充沟槽101及种晶层113的上。

然后如通过化学机械加工(CMP)实施平坦化以自介电层103移除铜或铜合金115、种晶层113、和阻障层105，而形成实质上平坦的上表面，如图1E所示。

然后沉积覆盖层117，如氮化硅(SiN)或氮碳化硅(SiC_xN_y)，如图1F所示。

在图1F中，当使用铜合金种晶层如CuMn或CuAl时，锰或铝在铜或铜合金115与覆盖层117间的界面析出。析出量视种晶层113中的锰或铝浓度及其它工艺条件而定。析出程度可导致种晶层113仅包含铜，而大部份的锰或铝因与氧(O₂)反应而转化成金属氧化物层119，例如，MnO或Al₂O₃。

除了该种界面外，析出亦发生在任何受损或缺陷位置(如具有不足够的阻障层的位置)。图2显示衬有阻障层203的现有铜或铜合金互连201。现有实务导致合金原子，如锰或铝原子205，向着O₂扩散以在铜或铜合金互连201的上表面207上以及存在着O₂的受损和缺陷位置形成氧化物层，例如，MnO或Al₂O₃。

铜或铜合金互连201中的合金原子，如锰或铝原子205轻易地向着O₂扩散以形成氧化物，例如，MnO或Al₂O₃，此乃由于其低活化能的缘故。另一方面，元素原子，如锰或铝存在时，铜不会与O₂反应形成CuO。所得的氧化物层，例如，MnO或Al₂O₃，作为阻障层以防止：(a)铜沿着Cu/SiCNH界面207扩散而形成CuO；(b)O₂扩散至铜互连201中形成CuO；以及(c)锰或铝继续扩散至介电层213中。因此，提升互连的电迁移(EM)性能。

受损和缺陷位置可为太薄的阻障层203的部份207、或节点201与介电层213间的缺陷界面211。阻障层203应完全地包围整个铜互连201以防止铜扩散至周围材料中并且穿过周围材料。阻障层203应该要足够厚以限制铜扩散，因此化学地隔离互连201与介电层213，而且还呈现足够高的导电性以维持与导线215的良好电子接触。然而，阻障层203在某些位置会太薄以致无法限制铜扩散。

现有实务仅导致氧化物层，例如，MnO或Al₂O₃，形成在存在着O₂的互连201的上表面上或缺陷/破裂衬底区域207、211。然而，现有实务无法导致沿着沉积的导电材料，例如，铜或铜合金的侧壁形成实质上均匀的氧化物阻障层，此乃由于该些位置缺乏O₂的故。

在先进节点如20nm及以下，阻障层(例如，Ta/TaN，Ru)的厚度进一步薄化以促进间隙填充及降低导线电阻。然而，该种薄化的阻障层没有强壮到足以禁得起EM、应力迁移(SM)、或时间相依介电崩溃(TDDB)加压，且其中可能含有受损和缺陷区域。因此，BEOL可靠度性能降低。