[发明专利]应力记忆技术中形成应力层的方法有效
| 申请号： | 201210122398.7 | 申请日： | 2012-04-23 |
| 公开（公告）号： | CN103378006A | 公开（公告）日： | 2013-10-30 |
| 发明（设计）人： | 隋运奇 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 牛峥;王丽琴 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 应力 记忆 技术 形成 方法 | ||
1.一种应力记忆技术中形成应力层的方法，包括：
提供具有PMOS和NMOS区域的半导体基底；
分别在所述PMOS区域和NMOS区域上形成PMOS栅极和NMOS栅极；
在所述半导体基底及所述PMOS栅极和NMOS栅极表面形成第一半导体层，且所述第一半导体层在各所述栅极两侧形成凹槽；
在所述凹槽内形成阻挡层，所述阻挡层表面低于所述PMOS和NMOS栅极顶面高度；
在垂直于所述半导体基底方向上对所述第一半导体层进行碳离子注入；
对所述第一半导体层进行倾斜氧离子注入并退火；
利用DHF溶液湿法刻蚀去除部分第一半导体层；
去除所述阻挡层；
利用干法刻蚀去除所述半导体基底表面和所述PMOS和NMOS栅极顶端的剩余第一半导体层，并以所述PMOS和NMOS栅极侧面剩余的第一半导体层为PMOS和NMOS栅极侧壁层；
在所述半导体基底及所述PMOS栅极和NMOS栅极表面形成应力层。
2.根据权利要求1所述的方法，其特征在于，所述第一半导体层为氮化硅层，所述应力层为拉伸应力氮化硅层。
3.根据权利要求1所述的方法，其特征在于，在所述凹槽内形成阻挡层的步骤包括：
在所述第一半导体层上沉积ODL层或底部抗反射层BARC；
对所述ODL层或底部抗反射层BARC进行化学机械研磨，以露出所述第一半导体层；
对所述凹槽内剩余的ODL层或底部抗反射层BARC进行刻蚀，以刻蚀后剩余的ODL层或底部抗反射层BARC作为阻挡层，且刻蚀后的剩余的ODL层或底部抗反射层BARC表面低于所述PMOS和NMOS栅极顶面高度。
4.根据权利要求3所述的方法，其特征在于，通过湿法刻蚀或灰化处理去除作为阻挡层的刻蚀后剩余的ODL层或底部抗反射层BARC。
5.根据权利要求1至4任一项所述的方法，其特征在于，所述倾斜氧离子注入的角度为与所述半导体基底呈45°夹角。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210122398.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
