[发明专利]时钟信号发生器

权利要求书

1.一种时钟信号发生器，应用于支持多种波特率下数据传输的物理层子系统，其特征在于，包括：

源时钟信号产生器，以及分别与所述源时钟信号产生器的输出端连接的两个或两个以上的处理器；

所述源时钟信号产生器根据所述子系统内参考时钟的基准信号输出多个相同频率的源时钟信号；

所述处理器根据过采样技术通过数字逻辑电路将所述多个源时钟信号进行分频处理，得到与所述子系统中数据传输的波特率对应的同步时钟信号，以实现数据在所述波特率下传输时的定时和收发功能。

2.根据权利要求1所述的时钟信号发生器，其特征在于，当所述子系统中数据传输的波特率为125M时，

所述源时钟信号产生器，具体用于根据所述基准信号产生8个频率为1Ghz的源时钟信号；在所述各个源时钟信号中，任意相邻的两个源时钟信号的相位间隔为125ps；

相应地，所述处理器具体包括：第一分频模块、连接该第一分频模块的第一时钟信号输出模块；

所述第一分频模块，将所述源时钟信号产生器输出的8个源时钟信号中的每一源时钟信号进行打拍处理，得到64个第一时钟信号；其中，所述每一源时钟信号对应8个第一时钟信号，且所述8个第一时钟信号中任意相邻的两个第一时钟信号的相位间隔为1ns；

所述第一时钟信号输出模块，根据所述子系统中预设的控制信号从所述第一分频模块得到的所有第一时钟信号中选取一个第一时钟信号，并将所选取的第一时钟信号作为所述子系统中波特率为125M的数据码流的同步时钟信号。

3.根据权利要求2所述的时钟信号发生器，其特征在于，所述第一分频模块包括：

8个并联的8分频电路，每一8分频电路对所述源时钟信号产生器输出的一个频率为1Ghz的源时钟信号进行分频处理，获得8个频率为125Mhz的第一时钟信号。

4.根据权利要求2或3所述的时钟信号发生器，其特征在于，所述8分频电路包括：

分频器和8个D触发器；

其中，所述8个D触发器串联，构成一个D触发器阵列；所述源时钟信号产生器输出的一个源时钟信号分别输入所述分频器的输入端和所述8个D触发器中每一D触发器的时钟信号输入端；以及

所述分频器的输出端连接所述D触发器阵列的输入端；

所述8个D触发器中每一D触发器的输出端连接所述第一时钟信号输出模块，以输出所述第一时钟信号。

5.根据权利要求4所述的时钟信号发生器，其特征在于，所述第一时钟信号输出模块，具体包括：

多个带选通功能的反相器，所述多个反相器按照金字塔状结构连接，且每一反相器接收所述子系统中预设的控制信号，在所述控制信号为高电平时，输出该反相器的输入端所接收的第一时钟信号。

6.根据权利要求1所述的时钟信号发生器，其特征在于，当所述子系统中数据传输的波特率为10M时，

所述源时钟信号产生器，具体用于根据所述基准信号产生8个频率为1Ghz的源时钟信号；在所述各个源时钟信号中，任意相邻的两个源时钟信号的相位间隔为125ps；

相应地，所述处理器具体包括：第二分频模块；

所述第二分频模块，对所述源时钟信号产生器输出的8个源时钟信号进行选择性的打拍处理，并将打拍处理后得到的第二时钟信号作为所述子系统中波特率为10M的数据码流的同步时钟信号。

7.根据权利要求6所述的时钟信号发生器，其特征在于，所述第二分频模块为25/4的分频电路；

所述25/4的分频电路，具体用于对5个频率为1Ghz的源时钟信号的25个周期进行分频处理，获得4个周期的频率为160Mhz的第二时钟信号。

8.根据权利要求1至7任一所述的时钟信号发生器，其特征在于，所述源时钟信号产生器为锁相环电路。

9.一种芯片，包括产生基准信号的晶振，其特征在于，还包括如权利要求1-8任一项所述的时钟信号发生器；

所述晶振与所述时钟信号发生器的源时钟信号产生器的输入端连接，用于为所述源时钟信号产生器提供基准信号。