[发明专利]具有过压保护的半导体器件及基于该器件的双向极性器件

说明书

技术领域

本发明涉及半导体器件，特别是一种具有过压保护的半导体器件及基于该器件的双向极性器件。

背景技术

已知的发明半导体多层保护器件，在阴极基区和阳极基区的交界处邻近阴极区域的地方，放置了一个低的击穿电压区域，类似于一个触发器，且该触发器延伸跨接在两个基区上，如L.R. Avery的美国专利号为5,072,273的专利所公布低触发电压半导体保护器件，这种器件的导通方式优于依赖阳极基区和阴极基区之间PN结击穿电压的方法，解决了由于半导体材料本身的缺陷将无法使击穿阈值电压在所述基区间PN结的整个边界上达成均匀一致的问题，但同时也限制了此种保护器件总的过电流承受能力。

如图1所示，现有技术中的半导体多层过压保护器由以下组成：N型衬底1、P型区域2、P+区域一3、N+区域一4、N+区域二5、N+区域三6、P+区域二7、连接P+区域一3和N+区域一4的金属接触一8、连接N+区域三6和P+区域二7的金属接触二9；当在金属接触一8和金属接触二9之间加上偏置电压，金属接触一8相对于金属接触二9为负，N型衬底1和P型区域2之间、以及N+区域二5和P型区域2之间的PN结被反向偏置，由于N+区域二5和P型区域2之间PN结的电势梯度高于N型衬底1和P型区域2之间PN结的电势梯度，PN结击穿所需的电场强度首先在N+区域二5和P型区域2之间的PN结形成；N+区域二5和P型区域2之间的PN结的击穿电流增加，导致离P+区域一3最远端的部分N+区域一4与P型区域2之间的电势差增加，直至该处的PN结势垒足够低到电子可以从N+区域一4到P型区域2为止，进而这些电子被N型衬底1和P型区域2之间反向偏置的PN结所收集，使在N型衬底1出现的负电荷呈聚集状，从而降低N型衬底1和P+区域二7之间PN结的势垒高度，使空穴从P+区域二7流入N型衬底1，这些空穴会被N型衬底1和P型区域2之间PN结所收集，从而进一步导致电子从N+区域一4流出，此正反馈机制最终导致该多层器件进入低阻的导通态。

可见，导通过程发生于N+区域一4的边缘，P型区域2和N+区域一4之间的PN结的电流密度将容易且较快达到半导体材料的所能承受的临界值，从而易损坏器件。

发明内容

本发明的目的是提供一种具有过压保护的半导体器件，它具有较高的过电流性能，提高了器件的可靠性。

本发明的上述技术目的是通过以下技术方案得以实现的：具有过压保护的半导体器件，它包括：

呈第一导电类型的衬底，

设于所述衬底上部的至少两个呈第二导电类型的第一区域,

设于所述第一区域上部的呈第一导电类型的第二区域；

每个第一区域的上部至少设有一个第二区域;所述衬底在相邻第一区域之间形成第一开口区域；每个第一开口区域处都设有一个连接所述衬底及相邻第一区域的呈第二导电类型的第三区域；

所述衬底的下部设有呈第二导电类型的第四区域；所述第三区域上方设有第一绝缘层，且所述第一绝缘层沿相应第三区域的两侧延伸并覆盖部分第一区域；第二区域与第一区域都连接有第一金属接触;所述第四区域连接有第二金属接触。

在导通过程中，由于击穿电压会通过第三区域同时流入相邻的两个第一区域，从而同时加大此两个第一区域内的第二区域边缘的电势差，从而相对背景技术，本发明具有更高的过电流能力，提高了器件的可靠性。

本发明的目的还在于提供一种具有过压保护的双向极性半导体器件，它包括：

呈第一导电类型的衬底，

设于所述衬底上部的至少两个呈第二导电类型的第一区域，

设于所述衬底下部的至少两个呈第二导电类型的第五区域，

设于所述第一区域上部的呈第一导电类型的第二区域，

设于所述第五区域下部的呈第一导电类型的第六区域;

每个第一区域的上部至少设有一个第二区域;每个第五区域的下部至少设有一个第六区域；

所述衬底在相邻第一区域之间形成第一开口区域；每个第一开口区域处都设有一个连接所述衬底及相邻第一区域的呈第二导电类型的第三区域；

所述衬底在相邻第五区域之间形成第二开口区域；每个第二开口区域处都设有一个连接所述衬底及相邻第五区域的呈第二导电类型的第七区域；

所述第三区域上方设有第一绝缘层，且所述相应第一绝缘层沿相应第三区域的两侧延伸并覆盖部分第一区域；

所述第七区域的下方设有第二绝缘层，且所述相应第二绝缘层沿相应第七区域的两侧延伸并覆盖部分第五区域；

第二区域与第一区域都连接有第一金属接触;第五区域与第六区域都连接有第三金属接触。