[发明专利]存储器装置、存储器控制装置和存储器控制方法

说明书

技术领域

本发明涉及包括闪速存储器(flash memory)的存储器装置、对闪速存储器执行数据读取/写入控制的存储器控制装置及其控制方法。

背景技术

作为一种非易失性存储器，闪速存储器已经广泛普及。

具体地，作为闪速存储器，NAND型闪速存储器是廉价的，并且具有相对高的数据读取/写入速度，因此期望NAND型闪速存储器取代现有存储装置，例如HDD(硬盘驱动)等。

在NAND型闪速存储器中，读取/写入速度依据数据存储位置而变化，并且与读取/写入的单位相比擦除的单位较大。因此，为了保持高性能，定期地执行垃圾回收操作(例如，参考日本未审查专利申请公开第2007-193883号)。

在垃圾回收操作中，分散在闪速存储器中多个块中各处的有效数据被收集并且被并入预定块，因此在许多情况下垃圾回收操作伴随有从一个闪速存储器到另一个闪速存储器的数据拷贝(data copy)。

发明内容

这里，NAND型闪速存储器设置有所谓拷贝命令(回拷(copy back)命令)。然而，该拷贝命令是以拷贝目的和拷贝源在同一闪速存储器内的为前提的命令。例如，在伴随有上述垃圾回收发生的数据拷贝的情况下，不允许在将数据拷贝到另一个闪速存储器时使用拷贝命令。

因此，在现有技术的闪速存储器中，当在不同闪速存储器之间进行数据拷贝时，需要首先从拷贝源闪速存储器读取数据到外部缓存器，然后将数据传输并写入到拷贝目的闪速存储器。

参考图13A和13B，将给出现有技术的数据拷贝所需要的时间长度的描述。

为了对比，图13A示出使用上述拷贝命令的情况。图13B示出如上所述的在不同闪速存储器之间进行数据拷贝的情况。

在图13B中，目前为止，当在不同的闪速存储器之间进行数据拷贝时，首先发出读取命令，并且从拷贝源的闪速存储器进行数据读取。通过数据线将读取数据存储到缓存存储器中。

并且，在读出(存储)完成之后，向拷贝源的闪速存储器发出写入命令。从而，将如上所述存储的读取数据写入拷贝目的的闪速存储器中。

在这点上，在图13A中使用拷贝命令的情况下，数据拷贝的目标包括在闪速存储器内，从而不必将读取数据传输到缓存存储器。因此，在该情况下，拷贝所需的时间长度变为约图13B情况下的时间长度的一半。

以此方式，在现有技术的方法中，当在不同闪速存储器之间进行数据拷贝时，数据通过缓存存储器被传输，从而在数据线上数据传输出现两次。结果，处理速度趋于下降。

鉴于这些问题作出本发明。在包括闪速存储器的存储器装置中，期望例如在伴随有垃圾回收等发生的数据拷贝的情况下，以与使用拷贝命令的情况下相同的方式，将到另一个闪速存储器的数据拷贝速度增大。

根据本发明的实施方式，提供了存储器装置。

也就是说，根据本实施方式的存储器装置包括连接至公共数据线的多个闪速存储器部(section)。

并且，存储器装置包括配置为执行对多个闪速存储器部的数据读取/写入的控制的控制部。

并且，控制部执行控制，以向多个闪速存储器部中的第一闪速存储器部发出读取指令，以从第一闪速存储器部向公共数据线输出读取数据，并且在与从第一闪速存储器部输出读取数据的定时对应的定时向不同于第一闪速存储器部的第二闪速存储器部发出写入指令，以将公共数据线上获得的读取数据写入第二闪速存储器部。

并且，根据本发明的另一个实施方式，提供一种存储器控制装置。

也就是说，根据本实施方式的存储器控制装置是用于执行对连接至公共数据线的多个闪速存储器部的数据读取/写入控制的存储器控制装置，存储器控制装置执行控制，包括：向多个闪速存储器部中的第一闪速存储器部发出读取指令，以从第一闪速存储器部向公共数据线输出读取数据；以及在与从第一闪速存储器部输出读取数据的定时对应的定时向不同于第一闪速存储器部的第二闪速存储器部发出写入指令，以将公共数据线上获得的读取数据写入第二闪速存储器部。

并且，根据本发明的另一个实施方式，提供了控制存储器的方法。

也就是说，根据本实施方式控制存储器的方法是控制存储器执行对连接至公共数据线的多个闪速存储器部的数据读取/写入控制的方法，该方法包括：向多个闪速存储器部中的第一闪速存储器部发出读取指令，以从第一闪速存储器部向公共数据线输出读取数据；以及在与从第一闪速存储器部输出读取数据的定时对应的定时向不同于第一闪速存储器部的第二闪速存储器部发出写入指令，以将公共数据线上获得的读取数据写入第二闪速存储器部。