[发明专利]存储器装置、存储器控制装置和存储器控制方法

权利要求书

1.一种存储器装置，包括：

多个闪速存储器部，连接至公共数据线；以及

控制部，被配置为执行对所述多个闪速存储器部的数据读取/写入的控制，

其中，所述控制部执行控制，以向所述多个闪速存储器部中的第一闪速存储器部发出读取指令，以从所述第一闪速存储器部向所述公共数据线输出读取数据，并且在与从所述第一闪速存储器部输出所述读取数据的定时对应的定时向不同于所述第一闪速存储器部的第二闪速存储器部发出写入指令，以将所述公共数据线上获得的所述读取数据写入所述第二闪速存储器部。

2.根据权利要求1所述的存储器装置，

其中，所述控制部分别通过读取使能信号和写入使能信号来发出所述读取指令和所述写入指令。

3.根据权利要求2所述的存储器装置，

其中，在比所述读取使能信号指示的位读取定时延迟预定时段的定时，通过指示写入指令定时的所述写入使能信号发出所述写入指令。

4.根据权利要求2所述的存储器装置，

其中，用于将所述读取使能信号和所述写入使能信号从所述控制部提供给所述闪速存储器部的信号线是各个所述闪速存储器部的公共线。

5.根据权利要求1所述的存储器装置，

其中，在伴随垃圾回收处理进行从所述第一闪速存储器部到所述第二闪速存储器部的数据拷贝时，所述控制部发出用于分别执行读取和写入的所述读取指令和所述写入指令。

6.根据权利要求1所述的存储器装置，

进一步包括连接于所述控制部和各个符合双倍数据速率标准的所述闪速存储器部之间的DQS信号线，

其中，所述控制部根据来自作为读取目标的所述第一闪速存储器部的数据读取定时，生成指示写入定时的DQS输入信号，并且将所述DQS输入信号提供到作为写入目标的所述第二闪速存储器的DQS信号线上，以执行控制，以将所述公共数据线上获得的来自所述第一闪速存储器部的所述读取数据写入所述第二闪速存储器部。

7.根据权利要求6所述的存储器装置，

其中，所述控制部通过为来自所述第一闪速存储器部的所述DQS输出信号赋予预定时段的延迟，来生成所述DQS输入信号。

8.根据权利要求1所述的存储器装置，进一步包括连接至所述公共数据线的缓存存储器，

其中，所述控制部对所述缓存存储器中存储的来自所述第一闪速存储器部的所述读取数据执行检错，并且如果基于其结果确定需要纠错，则所述控制部进行控制以仅修改写入至所述第二闪速存储器部中的所述读取数据中需要纠错的数据部分。

9.根据权利要求8所述的存储器装置，

其中，如果基于所述检错的结果确定不需要纠错，则所述控制部进行控制以丢弃写入在所述第二闪速存储器部中的所述读取数据。

10.一种存储器控制装置，用于执行对连接至公共数据线的多个闪速存储器部的数据读取/写入控制，所述存储器控制装置执行的控制包括：

向所述多个闪速存储器部中的第一闪速存储器部发出读取指令，以从所述第一闪速存储器部向所述公共数据线输出读取数据；

以及

在与从所述第一闪速存储器部输出所述读取数据的定时对应的定时向不同于所述第一闪速存储器部的第二闪速存储器部发出写入指令，以将所述公共数据线上获得的所述读取数据写入所述第二闪速存储器部。

11.一种存储器控制方法，用于执行对连接至公共数据线的多个闪速存储器部的数据读取/写入控制，所述方法包括：

向所述多个闪速存储器部中的第一闪速存储器部发出读取指令，以从所述第一闪速存储器部向所述公共数据线输出读取数据；

以及

在与从所述第一闪速存储器部输出所述读取数据的定时对应的定时向不同于所述第一闪速存储器部的第二闪速存储器部发出写入指令，以将所述公共数据线上获得的所述读取数据写入所述第二闪速存储器部。

12.根据权利要求11所述的方法，进一步包括：对所述读取数据执行检错，并且如果基于其结果确定需要纠错，则仅修改写入至所述第二闪速存储器部中的所述读取数据中需要纠错的数据部分。