[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，其是使用了碳化硅半导体基板的双重扩散MOS结构的半导体装置，该半导体装置的特征在于，包括：

碳化硅半导体外延层，其层叠在碳化硅半导体基板的表面上，并具有与碳化硅半导体基板相同的第1导电型；和

第2导电型杂质区域，其是通过1级离子注入向该碳化硅半导体外延层的表层部掺杂第2导电型杂质而形成的，该第2导电型杂质区域具有如下的分布：其表面附近的第2导电型杂质浓度相对小，且深部的第2导电型杂质浓度相对高，与所述碳化硅半导体外延层的边界部、即最深部附近的第2导电型杂质浓度是10¹⁸/cm³以上的高浓度，以该最深部附近作为峰值，从该最深部附近到深部侧浓度变化急剧的一方面，从该最深部附近越接近表面则第2导电型杂质浓度越连续且缓慢地下降，表面附近的第2导电型杂质浓度在5×10¹⁵/cm³以下。

2.根据权利要求1所述的半导体装置，其特征在于，

在所述第2导电型杂质区域中，将最表面附近的第2导电型杂质浓度控制得比所述碳化硅半导体外延层中的第1导电型杂质浓度低。

3.根据权利要求1或2所述的半导体装置，其特征在于，

所述第2导电型杂质区域是平面四角形的区域，

在所述第2导电型杂质区域内，与所述第2导电型杂质区域的周边空出间隔而形成平面四角框状的高浓度的第1导电型杂质区域。

4.根据权利要求3所述的半导体装置，其特征在于，

所述高浓度的第1导电型杂质区域从所述碳化硅半导体外延层的表面起具有0.2μm～0.3μm的深度。

5.根据权利要求3所述的半导体装置，其特征在于，

所述第2导电型杂质区域以至少0.2μm～0.3μm的厚度存在于所述高浓度的第1导电型杂质区域的下方。

6.根据权利要求1所述的半导体装置，其特征在于，

所述第2导电型杂质区域从所述碳化硅半导体外延层的表面起具有0.5μm～0.7μm的深度。

7.根据权利要求2所述的半导体装置，其特征在于，

通过在所述第2导电型杂质区域中，将最表面附近的第2导电型杂质浓度控制得比所述碳化硅半导体外延层中的第1导电型杂质浓度低，从而在该第2导电型杂质区域中显出第1导电型区域，构成将该第1导电型区域作为积累层的积累型MOSFET。

8.根据权利要求7所述的半导体装置，其特征在于，

所述积累层从所述碳化硅半导体外延层的表面起具有0.05μm～0.1μm的深度。

9.根据权利要求7或8所述的半导体装置，其特征在于，

所述第2导电型杂质区域从所述碳化硅半导体外延层的表面起具有0.5μm～0.7μm的深度。

10.根据权利要求7所述的半导体装置，其特征在于，

在所述第2导电型杂质区域内形成高浓度的第1导电型杂质区域，

所述高浓度的第1导电型杂质区域从所述碳化硅半导体外延层的表面起具有0.2μm～0.3μm的深度。

11.一种半导体装置的制造方法，是制造使用了碳化硅半导体基板的双重扩散MOS结构的半导体装置的方法，该半导体装置的制造方法的特征在于，包括：

在碳化硅半导体基板的表面上层叠具有与碳化硅半导体基板相同的第1导电型的碳化硅半导体外延层的工序；和

杂质区域形成工序，通过1级离子注入向所述碳化硅半导体外延层的表层部掺杂第2导电型杂质，杂质区域具有如下的分布：表面附近的第2导电型杂质浓度相对小，且深部的第2导电型杂质浓度相对高，与所述碳化硅半导体外延层的边界部、即最深部附近的第2导电型杂质浓度是10¹⁸/cm³以上的高浓度，以该最深部附近作为峰值，从该最深部附近到深部侧浓度变化急剧的一方面，从该最深部附近越接近表面则第2导电型杂质浓度越连续且缓慢地下降，表面附近的第2导电型杂质浓度在5×10¹⁵/cm³以下。

12.根据权利要求11所述的半导体装置的制造方法，其特征在于，

在所述杂质区域形成工序中，形成具有最表面附近的第2导电型杂质浓度比所述碳化硅半导体外延层中的第1导电型杂质浓度低的分布的杂质区域。