[发明专利]具有应力保护结构的半导体结构与其形成方法

说明书

技术领域

本发明涉及了一种具有应力保护结构的半导体结构与其形成方法，特别来说，此应力保护结构具有密闭的空气空间，能提供应力缓冲效果。

背景技术

在现代的资讯社会中，由集成电路(integrated circuit，IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。

一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线。然后，在进行一般的测试步骤以测试内部元件是否能顺利运作。接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连至一电路板，如一印刷电路板(printed circuit board，PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程式化的处理。

为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体元件，相关厂商开发出许多半导体晶片的堆叠技术，包括了覆晶封装(flip-chip)技术、多晶片封装(multi-chip package，MCP)技术、封装堆叠(package on package，PoP)技术、封装内藏封装体(package in package，PiP)技术等，都可以通过晶片或封装体间彼此的堆叠来增加单位体积内半导体元件的集成度。近年来又发展一种称为穿硅通孔(through silicon via，TSV)的技术，可促进在封装体中各芯片间的内部连结(interconnect)，以将堆叠效率进一步往上提升。

然而，在现有的封装技术中，利用穿硅通孔来堆迭封装的结构，仍面临着许多问题。请参考图1，所示为公知技术中穿硅通孔的顶面示意图。如图1所示，公知的穿硅通孔102设置在基底100中。然而，由于穿硅通孔102中的材质例如金属铜，和基底100的材质例如半导体硅，之间会存在着热膨胀系数(coefficient of thermal expansion，CTE)的差异，例如铜的热膨胀系数约为17.5×10^-6K^-1而硅的热膨胀系数约为2.5×10^-6K^-1，这样的情况会使得基底300在不同温度时候会具有不同方向与强度的应力。在习知技艺中，有厂商提出了穿硅通孔102周围的外围区(keep out region)104是应力产生最严重且最复杂的地方。外围区104大概是离穿硅通孔102以外10毫米至20毫米的地方，在这个区域中的元件会在高温与低温时遭受复杂的应力，例如从穿硅通孔102的往外辐射方向上是伸张力(tensile)而在外围区104上的环状区域则是压缩力(compressive)。这样复杂的应力系统并不适合元件的设置，且容易导致元件的损坏。

然而，在目前尺寸日益缩小的集成电路中，外围区104的存在势必会限制了半导体元件的集成化，而不利于更先进工艺的设计。因此，还需要一种新颖的半导体工艺与结构，以解决上述问题。

发明内容

本发明于是提供了一种具有应力保护结构的半导体结构以及其制作方法，以解决现有技术中应力的问题。

根据本发明的一个实施方式，本发明是提供一种具有应力保护结构的半导体结构，包括有基底、应力产生元件以及应力保护装置。基底具有第一表面以及第二表面，两个相对设置。应力产生元件设置在基底中。应力保护结构，设置在基底第一表面的一侧，应力保护结构包围应力产生元件，且应力保护结构内部具有密封的空气空间。

根据本发明的另外一个实施方式，本发明是提供了一种形成具有应力保护结构的半导体结构的方法。首先提供基底，其具有第一表面以及第二表面，两个相对设置。接着在基底的第一表面一侧上形成连续的沟渠，沟渠包围预定区域。然后在沟渠中依次形成介电层、第一金属层以及第二金属层，以在沟渠中形成空气空间。最后，去除沟渠以外的介电层、第一金属层以及第二金属层，以形成应力保护结构。

本发明所提供的应力保护结构，其内具有空气空间，故可以提供适当的应力缓冲，以达到保护应力产生元件，例如穿硅通孔的功效。

附图说明

图1所示为所示为公知技术中穿硅通孔的顶面示意图。