[发明专利]用于去嵌入的方法和装置

说明书

技术领域

本公开总体来说涉及半导体器件，更具体地，涉及去嵌入的方法和装置。 

背景技术

形成在半导体衬底上的集成电路(IC)包括多个有源和无源器件，诸如电阻器、电感器、电容器、晶体管、放大器等。制造这种部件以设计限定部件将显示出的理想物理/电特性(例如，电阻、电感、电容、增益等)的规范。尽管期望验证所制造的每个部件符合其特点的设计规范，但通常在集成到电路中之后，不能容易地检测对应的部件。因此，在晶片上制造各个IC部件的“独立”复件、利用相同工艺并利用相同物理/电特性制造的作为IC部件的部件；并且假设针对“独立”复件测量的物理/电特性代表那些未测试的各个IC部件。 

在测试期间，“独立”复件(也被称为“待测器件”(DUT))电连接至导电和测试焊盘，它们又进一步连接至外部测试设备。尽管所测量的物理/电特性应该精确地表示DUT(和所代表的各个IC部件)的那些特性，但测试焊盘和导线贡献了已知为“寄生”的物理/电特性(例如，来自测试焊盘和导线的电阻、电容、和电感)，这对所测量的DUT的特性产生影响。通过已知为“去嵌入”的工艺提出或提取寄生，以揭示DUT的固有特性。 

因此，需要一种精确的去嵌入方法来消除寄生影响以及精确地描述DUT的固有特性(根本上为所代表的各个IC部件的固有特性)。当前，被称为“开路-短路”、“开路-通路”和“通路-反射-线段”(“TRL”)的晶片上去嵌入方法被广泛用于解决由高频(达到GHz级别)的测试焊盘和导线所引起的寄生(诸如电阻、电感和电容)。然而，当前的去嵌入方法存在诸如去嵌入上的短路、来自通孔和互连的过量寄生影响和缺乏三维 去嵌入能力的问题。对于开路-短路去嵌入技术来说，这些问题在高频(诸如20吉赫(GHz)附近的频率)处变得更加严重。因此，虽然现有的去嵌入方法一般足以用于它们预期的目的，但它们不能在每个方面都完全满足要求。 

发明内容

本公开提供了各种有利的去嵌入方法和装置。本公开的一个广泛形式涉及一种去嵌入装置，包括：测试结构，包括嵌入测试结构的待测器件(DUT)；以及多个伪测试结构，包括开路伪结构、分布式开路伪结构和短路伪结构。分布式开路伪结构可包括两个信号测试焊盘并且在它们之间没有信号传输线，并且可以从伪测试结构和测试结构的传输参数中得到DUT的固有传输特性。 

其中，分布式开路伪结构包括平行延伸的多条接地线，每条接地线都设置在两个接地测试焊盘之间，并且信号测试焊盘和接地测试焊盘形成接地-信号-接地结构。 

其中，分布式开路伪结构的多条接地线的每一条都包括多个通孔，多个通孔位于多个垂直堆叠的导电层之间。 

其中，开路伪结构和短路伪结构的每一个都包括与设置在两个接地测试焊盘之间的接地线垂直延伸的多条次级接地线，以及其中，分布式开路伪结构不包括与两个接地测试焊盘之间的接地线垂直延伸的多条次级接地线。 

该装置还包括：第二分布式开路伪结构，包括连接至左信号测试焊盘的第一信号传输线和连接至右信号测试焊盘的第二信号传输线，第一信号传输线和第二信号传输线的总长比开路伪结构的对应信号传输线的总长短，其中，DUT的固有传输特性能够从开路伪结构、分布式开路伪结构、第二分布式开路伪结构、和测试结构的传输参数中得到。 

其中，测试结构的DUT通过第三信号传输线连接至左信号焊盘以及通过第四信号传输线连接至右信号焊盘。 

其中，开路伪结构包括连接至左信号测试焊盘的第一信号传输线、连 接至右信号测试焊盘的第二信号传输线、以及平行延伸的多条接地线，每条接地线都设置在两个接地测试焊盘之间，其中，开路伪结构的信号测试焊盘和接地测试焊盘形成接地-信号-接地结构。 

本公开的另一广泛形式涉及一种去嵌入装置，包括：测试结构，包括嵌入测试结构的待测器件(DUT)；以及多个伪测试结构，包括开路伪结构、分布式开路伪结构和短路伪结构。分布式开路伪结构可包括：第一信号传输线，连接至左信号测试焊盘；以及第二信号传输线，连接至右信号测试焊盘，第一和第二信号传输线具有与开路伪结构的信号传输线的总长短的总长，并且可以从伪测试结构和测试结构的传输参数中得到DUT的固有传输特性。 

其中，分布式开路伪结构的第一信号传输线和第二信号传输线的每一条都包括多个通孔，多个通孔位于多个垂直堆叠的导电层之间。