[发明专利]半导体元件及其制造方法

说明书

技术领域

本发明关于一种半导体元件及其制造方法，详言之，关于一种制造方法中半导体晶圆的处理(Handling)及输送(Transport)。

背景技术

在工艺中间状态的半导体晶圆从一个工作站移到另一个工作站时必须非常小心的处理，以防止该晶圆受到损坏。通常，晶圆夹头(Wafer Chuck)安装在晶圆或载体的表面。然而，此种方式会损坏晶圆，尤其是该夹头从该晶圆拆卸下来时。由于减少该半导体晶圆厚度的努力一直在持续中，改良的半导体晶圆的处理及输送技术将会变得越来越重要。

发明内容

本发明提供一半导体元件，其包括一晶粒、一上半导体元件及一第一封胶材料。该晶粒包括一半导体基板、一布线层、一钝化层、数个导通柱及数个导电元件。该半导体基板具有一第一表面、一第二表面及二侧边缺口，这些侧边缺口位于该第二表面的二侧边。该布线层位于该半导体基板的第一表面。该钝化层邻接该半导体基板的第二表面。这些导通柱贯穿该半导体基板，电性连接至该布线层且凸出于该钝化层的外。这些导电元件邻接于该布线层。该上半导体元件邻接于该半导体基板的第二表面，且电性连接至这些导通柱。该第一封胶材料包覆该上半导体元件及该钝化层，且更位于这些侧边缺口内。

本发明另提供一种半导体元件的制造方法，其包括以下步骤：(a)提供一半导体晶圆及一第一载体，该半导体晶圆包括数个条切割道及数个晶粒，这些切割道定义出这些晶粒；(b)利用一黏胶将该半导体晶圆黏附至该第一载体，其中该黏胶包括数个条黏胶线段以定义出数个容置空间，这些黏胶线段对应这些切割道，且这些容置空间对应这些晶粒；(c)附着数个上半导体元件至该半导体晶圆上，其中这些上半导体元件电性连接至这些晶粒；(d)附着一第二载体于这些上半导体元件；(e)沿着这些切割道切割该半导体晶圆及该第一载体，以分别形成数个晶粒及数个第一载体单体；及(f)移除这些第一载体单体及该第二载体。

在本实施例中，由于该黏胶可在切割工艺中完全被移除，而可不必再进行习知浸泡溶剂以去除该黏胶的步骤；或者，少量的黏胶在切割工艺后残留，仅需简短的浸泡溶剂时间即可去除，因此可节省制造时间及成本。

附图说明

图1显示本发明半导体元件的一实施例的示意图；

图2至图12显示本发明半导体元件的制造方法的一实施例的示意图；

图13显示本发明半导体元件的另一实施例的示意图；

图14至图16显示本发明半导体元件的制造方法的另一实施例的示意图；

图17显示本发明半导体元件的制造方法的另一实施例的示意图；

图18显示本发明半导体元件的制造方法的另一实施例的示意图；及

图19显示本发明半导体封装结构的一实施例的示意图。

具体实施方式

参考图1，显示本发明半导体元件的一实施例的示意图。该半导体元件1包括一晶粒16、一上半导体元件4及一第一封胶材料42。该晶粒16包括一半导体基板11、一布线层12、数个导通柱(Conductive Via)13、数个阻绝层(Liner)131、一钝化层(Passivation Layer)18、数个导电元件14及数个保护盖(Protection Cap)3。

该半导体基板11具有一第一表面111及一第二表面112。在本实施例中，该半导体基板11为一硅基材。该布线层12位于该半导体基板11的第一表面111。该布线层12包括至少一介电层(未绘示)及至少一导线(未绘示)。该导线位于该介电层内。该导线可为铜、铜合金或其他导电金属所制成，且可使用广为人知的镶嵌工艺(Damascene Process)制成。此外，该布线层12可包括俗称的层间介电层(Inter-layer Dielectric，ILD)及金属间介电层(Inter-metal Dielectric，IMD)。

该钝化层18邻接该半导体基板11的第二表面112，且这些导通柱13及这些阻绝层131凸出于该钝化层18之外。在本实施例中，这些导通柱13的顶面与这些阻绝层131的顶面共平面。该钝化层18的材质为非感光性高分子聚合物，例如：苯环丁烯(Benzocyclobutene，BCB)、聚酰亚胺(polyimide，PI)或环氧树脂(epoxy)。