[发明专利]应力增强的半导体器件

说明书

技术领域

本发明涉及半导体器件，具体而言，涉及应力增强的半导体器件。

背景技术

半导体集成电路(IC)产业经历了快速增长。IC材料和设计上的技术进步产生了IC代，其中，每代都具有比前一代更小且更复杂的电路。然而，这些进步增加了加工和制造IC的复杂性，为了实现这些进步，需要在IC加工和制造方面的类似发展。在集成电路发展过程中，功能密度(即，每芯片面积上互连器件的数量)大幅增加了，而几何尺寸(即，采用制造工艺可以做出的最小元件(或线))降低了。这种按比例缩小工艺通常通过提高生产效率和降低相关成本而带来益处。这种按比例缩小也产生了相对较高的功耗值，其可以通过使用低功耗器件(诸如，互补金属氧化物半导体(CMOS)器件)来解决。

晶体管器件可以是应变的-例如，通过施加应力-以改进其导电沟道中的载流子迁移率。应力可以由邻近沟道形成的源极/漏极应力源提供。然而，根据源极/漏极应力源相对于自由边界(例如，浅沟槽隔离)的位置，可以基本上减小由源极/漏极应力源提供的应力，从而降低了载流子迁移率。常规应变的晶体管器件没有对这个问题提供很好的解决方案。因此，虽然现有应变的晶体管器件大体上足以实现它们的预期目的，但是在各个方面尚不是完全令人满意的。

发明内容

一方面，本发明提供了一种半导体器件，该半导体器件包括：栅极结构，其位于衬底上方；源极/漏极元件，其位于所述栅极结构旁边且至少部分位于所述衬底中；以及隔离结构，其位于所述衬底中且邻近所述源极/漏极元件，其中：所述隔离结构包括被衬垫层至少部分包围的介电部；以及所述衬垫层包括晶体材料。

在所述的半导体器件中，所述衬垫层与所述源极/漏极元件物理接触。

在所述的半导体器件中，所述衬垫层产生所述隔离结构和所述源极/漏极元件之间的应力。

在所述的半导体器件中，所述衬垫层的所述晶体材料包括不同于所述衬底的材料的半导体材料。

在所述的半导体器件中，所述衬底包含硅；以及所述晶体材料包括III-V族化合物和II-VI族化合物中之一。

在所述的半导体器件中，所述隔离结构的所述介电部包括浅沟槽隔离(STI)。

在所述的半导体器件中，所述源极/漏极元件的材料组分不同于所述衬底的材料组分。

在所述的半导体器件中，所述源极/漏极元件包括硅锗材料和碳化硅材料之一。

另一方面，本发明提供了一种半导体器件，所述半导体器件包括：栅极，其被设置在半导体衬底上方；沟槽衬垫，其沿着所述衬底中的凹槽涂覆；介电沟槽元件，其被设置在所述沟槽衬垫上并填充所述凹槽；以及源极/漏极应力源器件，其被设置在所述衬底中且在所述栅极和所述沟槽衬垫之间；其中：所述沟槽衬垫包含半导体晶体材料；以及所述沟槽衬垫直接邻接所述源极/漏极应力源器件。

在所述的半导体器件中，所述沟槽衬垫的所述半导体晶体材料包括III-V族材料和II-VI族材料之一。

在所述的半导体器件中，所述沟槽衬垫将应力传递至所述源极/漏极应力源器件。

在所述的半导体器件中，所述介电沟槽元件通过所述沟槽衬垫与所述衬底的所述半导体材料隔离。

在所述的半导体器件中，所述源极/漏极应力源器件基本上不与所述衬底的表面共面。

在所述的半导体器件中，所述源极/漏极应力源器件包括硅锗和碳化硅之一。

又一方面，本发明提供了一种制造半导体器件的方法，所述方法包括：在半导体衬底中形成凹槽；沿着所述凹槽形成衬垫层，所述衬垫层包含不同于所述衬底的材料的半导体晶体材料；此后，用介电材料填充所述凹槽，在所述衬垫层上形成所述介电材料，以使其被所述衬垫层至少部分地包围；以及在所述衬底中形成源极/漏极元件，所述源极/漏极元件与所述衬垫层物理接触。

在所述的方法中，所述衬垫层和所述源极/漏极元件之间的物理接触产生对所述源极/漏极元件的应力。

在所述的方法中，所述衬垫层包括选自由III-V族化合物、和II-VI族化合物组成的组的材料。

在所述的方法中，形成所述源极/漏极元件包括：在所述衬底中形成开口；以及在所述开口中外延生长硅锗材料和碳化硅材料之一。

在所述的方法中，形成开口包括：以使得所述衬垫层在一个或多个蚀刻工艺期间基本上不被蚀刻的方式实施对所述衬底的一个或多个蚀刻工艺。

所述的方法进一步包括：在形成所述源极/漏极元件之前，在所述衬底上方形成栅极结构。

附图说明