[发明专利]用于相变随机存取存储器的底部电接触结构的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种用于相变随机存取存储器的底部电接触结构的制作方法。

背景技术

相变随机存取存储器(PCRAM)是一种具有高读取/写入速度的非易失性存储器，其广泛应用于集成电路中。集成所述相变随机存取存储器的关键步骤是形成一底部电接触(BEC)结构，所述底部电接触结构从相变材料(GST)的底部接触所述相变材料。当一定强度的电流经过所述底部电接触结构时，所述底部电接触结构产生焦耳热以改变所述相变材料的相变状态，从而控制所述相变随机存取存储器的工作状态。

为了降低所述相变随机存取存储器的驱动功耗，应当减小所述底部电接触结构与所述相变材料的接触面积。因此，现有技术通过形成一具有小侧面尺寸的电极来作为所述底部电接触结构，同时采用具有高阻抗的材料(例如氮化钛)作为构成所述电极的材料，当一弱电流经过所述底部电接触结构时，所述底部电接触结构就可以产生足够大的焦耳热。

采用现有工艺制作所述底部电接触结构的工艺步骤如下：首先，如图1A所示，提供半导体衬底100，所述半导体衬底100上形成有层间介质层101，在所述层间介质层101中形成有金属电极102，所述金属电极102的下端与所述半导体衬底100中的电路元件(包括开关装置)相连接，在所述层间介质层101上形成一氧化物层103，所述氧化物层103遮蔽所述金属电极102上端的一部分；接着，如图1B所示，在所述半导体衬底100上依次形成一氮化钛(TiN)层104和一薄层氧化物105，以覆盖所述氧化物层103与未被所述氧化物层103遮蔽的金属电极102和层间介质层101，所述薄层氧化物105的构成材料与所述氧化物层103的构成材料相同；接着，如图1C所示，在所述半导体衬底100上依次形成一底部抗反射涂层(BARC)106、一低温氧化物层(LTO)107和一光致抗蚀剂层108，并执行一光刻过程以定义所述底部电接触结构的图形；接着，如图1D所示，执行一蚀刻过程，以露出所述金属电极102右方的层间介质层101；接着，如图1E所示，先沉积所述氧化物层103，再采用化学机械研磨工艺研磨所述氧化物层103和所述氮化钛层104，以去除形成在所述氧化物层103上的氮化钛层104，并使前后两次形成的所述氧化物层103的高度平齐；接着，如图1F所示，回蚀刻所述氮化钛层104，完成所述底部电接触结构的制作；最后，如图1G所示，在所述氧化物层103上依次形成一相变材料层109和一金属电极110，所述相变材料层109的底部与所述底部电接触结构相连接。

以上工艺存在一定的问题，由于受到特征尺寸(CD)的限制，在执行所述光刻过程以定义所述底部电接触结构的图形时，将会出现无法在预定的位置形成所述底部电接触结构的图形的情形；由于所述光刻过程之后的蚀刻过程属于各向同性蚀刻，其同时蚀刻未被所述光刻过程定义的氧化物层和氮化钛层，因此将会造成所述底部电接触结构的特征尺寸的损失，导致最终形成的所述底部电接触结构的性能的降低。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种用于相变随机存取存储器的底部电接触结构的制造方法，包括：a)提供半导体衬底，所述半导体衬底上形成有层间介质层，在所述层间介质层中形成有第一金属电极；b)在所述层间介质层上形成一氧化物层，所述氧化物层覆盖所述第一金属电极上端的一部分；c)在所述半导体衬底上依次形成一导电材料层和一薄层氧化物，以覆盖所述氧化物层与未被所述氧化物层覆盖的第一金属电极和层间介质层；d)采用侧壁蚀刻工艺蚀刻所述薄层氧化物和导电材料层；e)沉积所述氧化物层，并研磨所述氧化物层直至露出所述导电材料层为止；f)执行一光刻过程以定义所述导电材料层的图形；g)执行一各向异性的蚀刻过程，以使所述导电材料层仅存在于所述第一金属电极上；h)执行步骤e)，并回蚀刻所述导电材料层；I)在所述导电材料层和所述氧化物层上依次形成一相变材料层和一第二金属电极。

进一步，执行步骤e)之后，步骤e)中形成的所述氧化物层的高度与步骤b)中形成的所述氧化物层的高度平齐。

进一步，所述回蚀刻之后的所述导电材料层构成所述底部电接触结构。

进一步，所述相变材料层的底部与所述底部电接触结构相连接。

进一步，所述光刻过程包括在所述半导体衬底上依次形成一底部抗反射涂层、一低温氧化物层和一光致抗蚀剂层的步骤。

进一步，所述导电材料为氮化钛。

本发明还提供一种半导体器件，其特征在于，所述半导体器件具有采用上述方法形成的底部电接触结构。