[发明专利]MOS电容器的制作方法以及MOS电容器

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种MOS电容器的制作方法以及MOS电容器。

背景技术

随着半导体器件尺寸的不断缩小，高介电常数金属栅极(High K-value Metal Gate，HKMG)技术几乎已经成为45nm以下工艺的必备技术。对于HKMG器件，功函数(Work Function，WF)测试是一种非常重要的分析手段。为了测试HKMG器件的功函数，通常会先制作MOS电容器(MOS Capacitor，MOSCAP)以利用MOS电容器获得电容-电压(C-V)曲线，然后通过电容-电压曲线获得功函数。

MOS电容器为具有三明治结构的简单器件，图1为现有的MOS电容器的剖面示意图。如图1所示，在半导体衬底100上形成有介电层101，在介电层101上形成有金属层102，在金属层102上形成有接触盖帽103。进行电容-电压曲线测试时，在MOS电容器的两极加载直流偏压同时利用一个交流信号进行测量。通过测得的电容-电压曲线可以计算出平带电压(Flat Band Voltage，Vfb)，然后获得Vfb-EOT(等效氧化物厚度)曲线，从Vfb-EOT曲线将EOT外推至等于零即可以获得功函数。

然而，由于现有工艺的限制，每个晶片上的MOS电容器的介电层101只能具有一种预定厚度，因此为了获得Vfb-EOT曲线，通常需要制作一系列的MOS电容器晶片。并且，在HKMG器件的开发阶段，需要对各种金属材料进行测试，因此针对每种金属材料需要制作对应于该金属材料的各种厚度的介电层101，以使其具有不同的功函数。这样就需要制作大量的MOS电容器晶片以供分析使用，因此会造成大量晶片的浪费。

因此，需要一种MOS电容器的制作方法以及MOS电容器，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种MOS电容器的制作方法，包括：提供衬底，所述衬底包含多个区域；在多个所述区域内分别掺杂不同浓度和/或种类的亲氧性掺杂剂；在多个所述区域上形成氧化物层；以及在所述氧化物层上依次形成金属层和接触盖帽。

优选地，所述亲氧性掺杂剂包括磷或砷。

优选地，所述掺杂所采用的工艺为离子注入工艺。

优选地，所述离子注入工艺的注入剂量大于零且小于等于2×10¹⁵/cm²。

优选地，所述离子注入工艺的注入时间为10-100秒。

优选地，所述氧化物层的厚度为10-30埃。

优选地，形成所述氧化物的方法为快速热氧化法。

优选地，所述快速热氧化法的反应温度为600-1200摄氏度。

优选地，所述快速热氧化法的反应时间为5-60秒。

本发明还提供一种MOS电容器，所述MOS电容器是采用如上所述的制作方法形成的。

本发明的方法通过在同一衬底中形成具有不同浓度和/或种类的亲氧性掺杂剂的区域，可以在同一衬底上形成多个具有不同功函数的MOS电容器，因此在进行功函数测试时可以避免大量晶片的浪费，进而降低成本。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1为现有的MOS电容器的剖面示意图；

图2为根据本发明一个实施方式制作MOS电容器的流程图；以及

图3为根据本发明一个实施方式制作的MOS电容器的剖面示意图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。