[发明专利]多栅极场效应晶体管及其制造方法

说明书

技术领域

本发明涉及集成电路制造领域，尤其涉及一种多栅极场效应晶体管及其制造方法。

背景技术

近年来金属氧化物半导体场效应晶体管(MOSFET)不断向缩小尺寸的趋势发展，这是为了增加速度、提高组件集成度与降低集成电路的成本，晶体管的尺寸持续地减小，晶体管的缩小已经达到了各种性能的极限。其中栅极氧化物的厚度和源极/漏极结深度都达到了极限。

因此，业界开发出了多栅场效应晶体管(Multi-Gate Transistors)，多栅极场效应晶体管技术是一种新型电路结构技术。传统晶体管是每个晶体管只有一个栅用来控制电流在两个结构单元之间通过或中断，进而形成计算中所需的“0”与“1”。而多栅晶体管技术是每个晶体管有两个或三个栅，从而提高了晶体管控制电流的能力，即计算能力，并且大幅降低了功耗，减少了电流间的相互干扰。其中，多栅极场效应晶体管是一种将一个以上栅极并入到单个器件的MOSFET中的器件结构，这意味着，沟道在多个表面上被几个栅极包围，从而能够更多地抑制“截止”状态时的漏电流，并能够增强“导通”状态下的驱动电流，这样就获得了较低功耗和性能增强的器件结构。

J.P.Colinge在一篇名称为“FinFETs and other Multi-Gate Transistors”的美国文献中介绍了多种类型的多栅极场效应晶体管，包括双栅晶体管(Double-Gate，FinFET)，三栅晶体管(Tri-Gate)，欧姆形栅晶体管(Ω-Gate)以及四边形栅晶体管(Quad-Gate)等。其中，以双栅晶体管为例，双栅晶体管使用了两个栅极以控制沟道，极大地抑制了短沟道效应。双栅晶体管的一个具体变形就是鳍型晶体管(FinFET)，所述FinFET包括垂直的鳍状结构和横跨在所述鳍状结构侧面的栅极，在栅极两侧的鳍状结构的两端部分别为源极和漏极，栅极下的鳍状结构中形成沟道。作为非平面器件，FinFET的鳍状结构的尺寸决定了晶体管器件的有效沟道长度。FinFET与常规平面的MOS晶体管相比更加紧凑，能够实现更高的晶体管密度和更小的整体微电子技术。此外，三栅晶体管是多栅晶体管的另一常见形状，其中所述栅极横跨在所述鳍状结构的侧面和顶部表面，以形成三面控制沟道，进一步提高器件的整体性能。

鳍状结构的垂直方向高度和水平方向宽度和长度对驱动电流的性能、短沟道效应以及漏电流等都有巨大影响。例如垂直方向高度更高的鳍状结构提供更高的驱动电流，水平方向宽度更小的鳍状结构能够更好地抑制漏电流，然而，由于尺寸不断缩小，鳍状结构垂直方向高度逐渐减小，器件中沟道的迁移率会有所降低，则器件的驱动电流会受到影响。因此，如何通过一种新的多栅极场效应晶体管的结构及其制造方法，提高多栅极场效应晶体管的迁移率成为业界亟待研究的课题。

发明内容

本发明的目的是提供一种性能良好的多栅极场效应晶体管。

本发明的另一目的是提供一种工艺简单、易于控制的多栅极场效应晶体管的制造方法。

为解决上述技术问题，本发明提供一种多栅极场效应晶体管，包括：半导体衬底；鳍状结构，位于所述半导体衬底上；栅极，跨设于所述鳍状结构的中部的上表面和侧壁上；所述鳍状结构包括硅锗层和硅层，所述硅锗层上部分小于下部分，所述硅层围绕于所述硅锗层的上部分。

进一步的，所述鳍状结构还包括氮化硅层，所述氮化硅层设置于所述硅锗层和硅层上。

进一步的，所述鳍状结构的厚度大于50埃。

进一步的，还包括隔离层，所述隔离层位于所述鳍状结构以外的半导体衬底上。

进一步的，所述隔离层为二氧化硅，所述隔离层的厚度为50nm～500nm。

本发明还提供一种多栅极场效应晶体管的制造方法，包括以下步骤：

提供半导体衬底，在半导体衬底上形成隔离层，并在隔离层中形成沟槽；

利用外延生长法形成硅锗层，以填充所述沟槽；

利用化学机械研磨工艺去除所述沟槽以外的硅锗层，回刻蚀所述沟槽内的部分硅锗层；

在所述沟槽的硅锗层上形成氮化硅层；

刻蚀去除部分所述隔离层，以暴露所述氮化硅层和部分硅锗层；

进行氧化工艺，以氧化部分硅锗层；

刻蚀去除被氧化的硅锗层，剩余的硅锗层的上部分小于下部分；

利用外延生长法，在剩余的硅锗层周围生长硅层；

刻蚀部分硅层，保留位于氮化硅层正下方的硅层，以形成鳍状结构。