[发明专利]半导体元件

说明书

技术领域

本发明涉及半导体元件技术领域，特别是涉及具有硅贯通电极的半导体元件，其硅贯通电极周围具有多个可吸收热应力的深沟槽，在硅贯通电极因温度而改变体积时，可达到缓冲的作用。

背景技术

半导体芯片持续朝着增加效能而同时缩小尺寸的方向上发展。对于形成在单层芯片上的集成电路而言，更小的芯片其物理上的限制会限定了功率的消耗，使得此种芯片的制程技术面临所能制作之适小型电路的极限。因此目前的解决方案是采用3D堆栈式封装技术，利用硅贯通电极(Through-Silicon Via)方式堆栈并连接芯片，节省芯片模块的空间。

一般来说，硅贯通电极的制作方式包括以雷射来钻孔或是以干蚀刻的方式在基板上形成通孔，然后再以导电材料填入通孔，成为电性硅贯通电极。通常使用的导电材料为铜，而基板的材料为硅。

铜的热膨胀系数大约为16.5×10^-6/K，而硅的热膨胀系数大约为4.68×10^-6/K，因此铜和硅的热膨胀系数差异极大。当操作电子产品时，封装芯片温度会上升，然而因为铜和硅的热膨胀系数差异性，造成了铜和硅之间的界面在温度变化时会有极大的应力产生。此应力会使得材料层脱层、基板产生裂缝或降低晶体管的效能。

为了解决温度变化造成的应力问题，过往的解决方式包含缩小硅贯通电极的直径，使得硅贯通电极和相邻的硅贯通电极之间的距离增加；又或将硅贯通电极设置于离主动区域较远处。然而，这些方式会增加芯片的体积或是需要较复杂的制程步骤。

发明内容

本发明的主要目的在提供一种具有硅贯通电极的半导体元件，硅贯通电极周围设置有复数个深沟槽，可有效吸收因热涨冷缩产生的应力，避免元件因温度改变而受到破坏。

根据本发明优选实施例，本发明提供一种半导体元件，包含有基底；氧化物层，设于所述基底上；至少一硅贯通电极，设于所述基底以及所述氧化物层中，并且贯穿所述基底以及氧化物层；以及多个深沟槽，至少设于所述硅贯通电极周围的基底中。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1-3为依据本发明优选实施例所绘示具有硅贯通电极的半导体元件剖面示意图

图4为依据本发明优选实施例所绘示具有硅贯通电极的半导体元件于高温下的剖面示意图

其中，附图标记说明如下：

2     硅贯通电极区      4     缓冲区

10    半导体元件        12    基底

14    氧化物层          16    深沟槽

18    孔洞              20    贯穿孔

22    导电层            24    硅贯通电极

30    应力

具体实施方式

请参阅图1，其为依据本发明优选实施例所绘示的半导体元件的剖面示意图，如图1所示，半导体元件10包含有一基底12，例如是硅基底(silicon substrate)、外延硅(epitaxial silicon substrate)、硅锗半导体基底(silicon germanium substrate)或碳化硅基底(silicon carbide substrate)等，本发明的优选实施例是以块状硅基底(bulk silicon substrate)为例。基底上定义有至少一硅贯通电极区2以及一缓冲区4，其中硅贯通电极区4是本发明后续步骤中，硅贯通电极的预定设置处，而缓冲区4则是本发明后续步骤中，预定形成的多个深沟槽所在位置。