[发明专利]具有穿硅通孔与测试电路的半导体结构与其制作方法

说明书

技术领域

本发明是关于一种半导体结构与其制作方法，更特别来说，是关于一种具有测试修补电路以及穿硅通孔的半导体结构与其测试方法。

背景技术

在现代的资讯社会中，由集成电路(integrated circuit，IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。

一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线。然后，在进行一般的测试步骤以测试内部元件是否能顺利运作。接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连至一电路板，如一印刷电路板(printed circuit board，PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程式化的处理。

为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体元件，相关厂商开发出许多半导体晶片的堆叠技术，包括了覆晶封装(flip-chip)技术、多晶片封装(multi-chip package，MCP)技术、封装堆叠(package on package，PoP)技术、封装内藏封装体(package in package，PiP)技术等，都可以通过晶片或封装体间彼此的堆叠来增加单位体积内半导体元件的集成度。近年来又发展一种称为穿硅通孔(through silicon via，TSV)的技术，可促进在封装体中各芯片间的内部连结(interconnect)，以将堆叠效率进一步往上提升。

现有的技术中，由于穿硅通孔提供了十分便利的推叠方式，因此被大量运用，也开启了不同芯片设计的想象。

发明内容

本发明于是公开了一种将测试修补电路行程在基底背面的结构，并配合穿硅通孔，可以测试未在基底有源面上的半导体元件。

根据本发明的一个实施方式，本发明是提供一种半导体结构，具有一穿硅通孔以及测试修补电路。其中，穿硅通孔设置于基底中并贯穿基底的有源面以及背面。测试修补电路设置于基底的背面上，与穿硅通孔电性连接。

根据本发明的另外一个实施方式，本发明另外提供了一种行程半导体结构的方法。首先提供基底，其具有有源面以及背面。接着在基底中形成穿硅通孔，其贯穿基底的有源面以及背面。最后在基底的背面上形成测试修补电路。

本发明及是在基底的背面上形成测试修补电路，并通过穿硅通孔的设计，可以对晶圆有源面上的电路进行测试修补。通过将测试修补电路设计在背面的方式，并搭配穿硅通孔，可以节省芯片的体积，并且使得测试修补电路的设计更有弹性。

附图说明

图1至图6，所示为本发明中具有穿硅通孔与测试修补电路的半导体结构的制作方法。

其中，附图标记说明如下：

300    基底      318    金属内连线系统

302    第一表面  320    接触垫

304    第二表面  322    穿硅通孔

306    开孔      324    测试修补电路

312    绝缘层    326    金属内连线系统

314    导电层    328    接触垫

316    半导体元件    330    熔丝

317    第三表面

具体实施方式

为使本发明所属技术领域的技术人员能进一步了解本发明，以下的说明举出了本发明几个优选实施方式，并配合附图与说明，以详细说明本发明的内容及所欲实现的效果。