[发明专利]一种提高随机存储器读出冗余度的方法

说明书

技术领域

本发明属于半导体领域，涉及一种器件的制作方法，尤其涉及一种提高随机存储器读出冗余度的方法。

背景技术

静态随机存储器（SRAM）作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。在一个90纳米以下的通常的SRAM单元的版图结构中，包括有源区、多晶硅栅、和接触孔这三个层次。并主要包括控制管（Pass Gate），该器件为一NMOS器件；下拉管（Pull Down MOS），该器件同样为一NMOS器件；及上拉管（Pull Up MOS），该器件为一PMOS器件。

读出冗余度是衡量SRAM单元读出性能的一个重要参数，图1是一个SRAM器件在读取时的工作示意图，图中4为器件控制管，5为器件下拉管，6为器件上拉管，假设第一节点7存储数据为高电位（即存储数据为“1”），而相应的，第二节点8存储数据为低电位（即存储数据为“0”），在读取动作前，第一位线9和第二位线10会被预充电到高电位，读取动作开始时，字线11打开，由于第一节点7存储的数据为高电位，所以第一位线9上的电压保持不变，而由于第二节点8存储的数据为低电位，第二位线10上的电压会被向下拉，通过感知第一位线9和第二位线10上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM单元中原先存储的数据。当字线11打开后，第二位线10上的电压被下拉的同时，第二节点8的电位也会同时被拉升到一个中间电位，即不再保持“0”，中间电位的大小是由下拉管和控制管的比例所决定的，即可理解为下拉管和控制管的等效电阻的比例所决定的。为了不改变SRAM单元中原先存储的数据，第二节点8的中间电位被要求必须小于一定数值，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求。增大控制管的等效电阻，可以降低第二节点8的中间电位，从而增加SRAM单元的读出冗余度。

随着工艺代的进步，特别是在65纳米以下工艺代中，会采用通孔刻蚀停止层应力工程来提高CMOS器件性能。对于NMOS器件，沟道中的张应力会对提高NMOS器件的电子迁移率有益，因此可以采用产生张应力的通孔刻蚀停止层的应力工程。但是，沟道中的张应力会降低PMOS器件的空穴迁移率，为解决这一问题，工艺中可采用锗等元素离子，对PMOS器件区域的通孔刻蚀停止层进行轰击，以释放PMOS器件区域的张应力。这样，即可以使NMOS器件的电子迁移率得到改善，又可以消除张应力对PMOS器件的负面影响。特别的，对于SRAM中的控制管，由于其为一NMOS器件，所以通常工艺中不会对其通孔刻蚀停止层采用锗等元素的离子轰击，控制管沟道中仍然存在张应力。

图2为通常工艺中，释放PMOS器件和控制管区域的压应力示意图，图中只有PMOS器件区域6被打开，其通孔刻蚀停止层会进行锗等元素的离子注入，所以在器件沟道中，NMOS器件下拉管区域5和控制管区域4的压应力未被释放，只有PMOS器件沟道中的张应力被释放。

发明内容

鉴于上述的现有技术中的问题，本发明的目的是提供一种提高静态随机存储器读出冗余度的方法。

本发明提供的一种提高随机存储器读出冗余度的方法，包括以下步骤：

步骤1，提供静态随机存储器，所述静态随机存储器包括衬底、沟槽和栅极，所述静态随机存储器上包括依次相邻的第一NMO器件、PMOS器件和第二NMOS器件； 

步骤2，在所述静态随机存储器上淀积通孔刻蚀停止层和光刻胶；

步骤3，打开所述PMOS器件和第二NMOS器件所在区域的光刻胶；

步骤4，采用元素离子对PMOS器件和第二NMOS器件所在区域进行轰击，以释放被轰击PMOS和NMOS器件所在区域的通孔刻蚀停止层中的应力。

在本发明的一个较佳实施方式中，所述步骤2中的通孔刻蚀停止层为氮化钛层。

在本发明的另一较佳实施方式中，所述步骤2中通过化学气相法淀积通孔刻蚀停止层和光刻胶。

在本发明的另一较佳实施方式中，所述步骤1中第一NMO器件为静态随机存储器的下拉管，PMOS器件为静态随机存储器的上拉管，第二NMOS器件为静态随机存储器的控制管。

在本发明的另一较佳实施方式中，所述步骤4中通过锗元素离子对PMOS器件和第二NMOS器件所在区域进行轰击。

在本发明的另一较佳实施方式中，所述步骤3中通过干法刻蚀打开光刻胶。