[发明专利]反熔丝控制电路

权利要求书

1.一种反熔丝控制电路，包括：

第一电源电压施加单元，所述第一电源电压施加单元被配置为响应于加电信号而选择性地施加第一电源电压至输出节点；

第二电源电压施加单元，所述第二电源电压施加单元被配置为响应于编程信号而选择性地施加第二电源电压至所述输出节点；以及

控制单元，所述控制单元被配置为接收所述加电信号和所述编程信号并且响应于所述加电信号和所述编程信号而控制输出节点与反熔丝之间的连接。

2.如权利要求1所述的反熔丝控制电路，还包括锁存单元，所述锁存单元被配置为锁存并输出所述输出节点的输出信号。

3.如权利要求1所述的反熔丝控制电路，其中，当所述编程信号被激活时，所述控制单元施加所述第二电源电压至所述反熔丝。

4.如权利要求1所述的反熔丝控制电路，其中，当所述编程信号被去激活时，所述控制单元响应于所述加电信号而选择性地施加所述第一电源电压至所述反熔丝。

5.如权利要求4所述的反熔丝控制电路，其中，当所述加电信号被激活时，所述控制单元阻断所述第一电源电压施加至所述反熔丝。

6.如权利要求4所述的反熔丝控制电路，其中，所述控制单元以从所述加电信号被去激活的去激活定时起的预定时长内施加所述第一电源电压至所述反熔丝。

7.如权利要求1所述的反熔丝控制电路，其中，所述控制单元包括：

熔丝感测使能信号发生器，所述熔丝感测使能信号发生器响应于所述加电信号和所述编程信号而产生控制所述输出节点与所述反熔丝之间的连接的熔丝感测使能信号；以及

开关单元，所述开关单元响应于所述熔丝感测使能信号而选择性地将所述输出节点与所述反熔丝连接。

8.如权利要求7所述的反熔丝控制电路，其中，所述熔丝感测使能信号发生器包括：

反相器，所述反相器将所述加电信号反相并输出；

第一延迟器件，所述第一延迟器件以预定时长延迟并输出所述反相器的输出信号；

或非门，所述或非门对所述加电信号和所述第一延迟器件的输出信号执行逻辑运算；

第二延迟器件，所述第二延迟器件以预定时长延迟并输出所述或非门的输出信号；

锁存器，所述锁存器锁存所述或非门的输出信号和所述第二延迟器件的输出信号；以及

与非门，所述与非门对所述锁存器的输出信号和所述编程信号执行逻辑运算以产生所述熔丝感测使能信号。

9.如权利要求7所述的反熔丝控制电路，其中，所述开关单元包括：

反相器，所述反相器将所述熔丝感测使能信号反相并输出；

PMOS晶体管，所述PMOS晶体管连接在所述输出节点与所述反熔丝之间以接收所述反相器的输出信号；以及

NMOS晶体管，所述NMOS晶体管连接在所述输出节点与所述反熔丝之间以接收所述熔丝感测使能信号。

10.如权利要求1所述的反熔丝控制电路，其中，所述第一电源电压施加单元包括：

反相器，所述反相器将所述加电信号反相并输出；以及

第一PMOS晶体管，所述第一PMOS晶体管经由其栅极接收所述反相器的输出信号，并选择性地施加所述第一电源电压至所述输出节点。

11.如权利要求1所述的反熔丝控制电路，其中，所述第二电源电压施加单元包括第一PMOS晶体管，所述第一PMOS晶体管经由其栅极接收所述编程信号，并选择性地施加所述第二电源电压至所述输出节点。