[发明专利]半导体存储装置及其测试电路

说明书

相关申请的交叉引用

本申请要求2011年11月4日向韩国知识产权局提交的申请号为10-2011-0114430的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例总体而言涉及一种半导体集成电路，具体而言涉及一种半导体存储装置及其测试电路。

背景技术

通常，当将数据写入半导体存储装置的存储器单元时，经由输入/输出焊盘输入的数据由写入驱动器写入存储器单元。另外，当从存储器单元读取数据时，存储器单元中的数据被传送至感测放大器，并经由输入/输出焊盘输出放大的数据。

图1是一般的半导体存储装置的配置图。

如图1所示，半导体存储装置100包括存储器单元阵列101、地址输入缓冲器103、预译码器105、列译码器107、块译码器109、行译码器111、数据输入和输出缓冲器113、感测放大器115、写入驱动器117以及控制器120。

存储器单元阵列101包括连接在字线与位线之间的多个存储器单元。

地址输入缓冲器103接收外部地址，且将接收到的外部地址转换成内部地址。预译码器105对内部地址进行初次译码，然后将初次译码的内部地址提供给列译码器107、块译码器109和行译码器111。列译码器107根据预译码结果来选择要存取的字线。块译码器109根据预译码结果来选择要存取的块。同样地，行译码器111根据预译码结果来选择要存取的位线。

数据输入和输出缓冲器113与多个数据输入和输出焊盘(例如DQ焊盘)耦接。

当执行数据写入操作时，从存储器单元阵列101中的选中的存储器单元读取的数据根据控制器120所产生的控制信号而在感测放大器115中被放大，然后经由数据输入和输出缓冲器113被输出至DQ焊盘。当执行数据写入操作时，根据控制器120所产生的控制信号而从DQ焊盘输入的数据经由输入和输出缓冲器113被提供给写入驱动器117，且数据被传送到写入驱动器117选中的存储器单元。

控制器120包括：第一输入缓冲器121，所述第一输入缓冲器121被配置成由芯片选择信号/CS驱动；第二输入缓冲器123，所述第二输入缓冲器123被配置成由写入使能信号/WE驱动；第三输入缓冲器125，所述第三输入缓冲器125被配置成由输出使能信号/OE驱动；写入脉冲发生器127，所述写入脉冲发生器127被配置成响应于第二输入缓冲器123的输出信号来产生写入脉冲WDEN；以及读取脉冲发生器129，所述读取脉冲发生器129被配置成响应于第三输入缓冲器125的输出信号来产生读取脉冲OEN。写入脉冲发生器127还产生数据输入和输出缓冲器使能信号BUFEN，并将产生的数据输入和输出缓冲器使能信号BUFEN提供给数据输入和输出缓冲器113。读取脉冲发生器129产生感测放大器使能信号SAEN，并将产生的感测放大器使能信号SAEN提供给感测放大器115。

照此，半导体存储装置经由感测放大器读取数据，且经由写入驱动器写入数据。

然而，在将新开发的存储器单元应用于所述半导体存储装置时，需要对所述开发的存储器单元执行验证过程，但经由感测放大器和写入驱动器的读取/写入数据的验证可靠性是难以保证的。因此，当经由感测放大器和写入驱动器操作读取/写入操作时，需要在验证读取/写入路径、存储器单元阵列以及控制器的变量之后再评价存储器单元，因此要耗用更多时间测试存储器单元。

发明内容

在本发明的一个实施例中，一种半导体存储装置包括：存储器单元阵列，所述存储器单元阵列被配置成包括多个存储器单元；开关单元，所述开关单元被配置成与数据输入和输出焊盘连接，且响应于测试模式信号来控制施加至数据输入和输出焊盘的数据的数据传输路径；写入驱动器，所述写入驱动器被配置成在正常模式时驱动从开关单元传送的数据，并将数据写入存储器单元阵列中；以及控制器，所述控制器被配置成在测试模式时将来自开关单元的数据传送至存储器单元。

在本发明的另一个实施例中，一种半导体存储装置包括：存储器单元阵列，所述存储器单元阵列被配置成包括多个存储器单元，所述多个存储器单元连接在位线与源极线之间且由施加至字线的电位驱动；以及双向存取控制单元，所述双向存取控制单元被配置成响应于测试模式信号而沿从存储器单元的位线到源极线的方向直接传送施加至数据输入和输出焊盘的数据，或沿从存储器单元的源极线到位线的方向直接传送施加至数据输入和输出焊盘的数据。