[发明专利]电子组件、使寄生电容最小的方法及制造电路板结构的方法

说明书

本申请是申请日为2005年7月27日、申请号为200580031553.2(国际申请号为PCT/US2005/026688)、发明名称为“具有降低的电容耦合的电路板组件”的中国专利申请的分案申请。

技术领域

在此公开的电路板组件大致涉及电路板技术，以及更具体地涉及使信号通道上的电容耦合最小的基底结构。

背景技术

现代的印刷电路板技术一般采用多层方法，以有效地分配大批的信号通道。例如，参考图1，电子组件10通常包括倒装芯片(flip-chip)联结的半导体器件12，该半导体器件12安装在球栅阵列(BGA)封装14之内，该球栅阵列封装14又与PCB组件16相连接。虽然在尺寸和规模方面不同，但是该封装和PCB组件都使用多层电路板技术。

不管大的PCB或小的微型板，为了有效的信号通路，多层电路板一般利用多个叠层20。如图2A所示，层20通常各包括平的绝缘基底22和薄的导体24。该导体提供接地面/电源面，并且通常沉积在基底上。以相对精度把这些层层压成叠置结构，以保持严格的平面度规格。横向于基底和导体部分形成的过孔26允许层间的信号通路。过孔通过填有绝缘体且未金属化的区域与导电面电隔离，其中填有绝缘体区域和未金属化的区域通常作为阻焊盘28为人所熟知。

一般地，根据适合于特定工艺的设计规则制造整个结构。为给定工艺偏离标准设计规则通常导致额外的费用和/或意想不到的问题。在努力试图最小化阻焊盘(图2B中的虚线所示)区域内的松垂或非平面度中，支配阻焊盘形成的设计规则限制阻焊盘的直径。我们发现扩大阻焊盘可增强高速信号的性能。令人遗憾地，通过超出常规设计规则的设计以常规地扩大阻焊盘通常会增加过多的成本。

需要的是以及迄今为止无法获得的是，在不违反标准制造设计规则的情况下允许扩大阻焊盘的电路板结构。在此描述的电路板结构满足这种需要。

发明内容

在此描述的电路板结构提供一种独特的方法，以便在最小限度地影响整体电路板的平面度的情况下扩大阻焊盘结构。这能够显著地降低信号通道和电源面/接地面之间的电容耦合。因而为高带宽应用获得最优的信号性能和保真度。

为了实现上述优点，公开了一种电路板结构。该电路板结构包括平基底和导体，其中该平基底具有相对布置的平坦表面。该导体形成在至少一个平坦表面上并限定导体面。该结构还包括穿过基底层和导体层形成的直径加大的阻焊盘。该阻焊盘还包括形成为基本上与导体层共面的间隔物。

在另一形式中，该电路板结构使用在用于对多个信号通道进行布线的多层电路板组件中。多层电路板组件包括多个层，每个层包括具有相对布置的平坦表面的平基底和形成在至少一个平坦表面上的导体。导体确定导体面。直径加大的阻焊盘穿过基底和导体形成，并包括定向为横向于基底和导体层的导电过孔。该阻焊盘还包括布置成基本上与导体面共面的间隔物。

在又一形式中，该电路板结构使用在用于容纳至少一个半导体器件的球栅阵列封装中。该封装具有适合于连接至电路板的接触接口，该接触接口包括越过接口层布置的焊球阵列。该封装还包括连接至接触接口的电路板组件，该电路板组件包括具有相对布置的平坦表面的平基底和形成在至少一个平坦表面上的导体。该导体限定导体面。直径加大的阻焊盘穿过基底和导体形成，并包括布置成基本上与导体面共面的间隔物。

在又一形式中，在此描述了制造电路板结构的方法。该方法包括以下步骤：形成具有相对布置的平坦表面的平基底核心；在基底上沉积导体以形成导体面，并对应于与导体面共面的电隔离的间隔物来对导体面的一部分进行掩模；蚀刻部分导体层以限定间隔物；在被蚀刻层上方沉积额外的绝缘体；形成横向于平坦表面的穿过基底的开口；以及利用绝缘体填充该开口以形成具有外径的阻焊盘。

当结合附图阅读时，本发明的其他特征和优点将从以下的详细说明中变得明显。

附图说明

参考以下的更详细的说明和附图将更好地了解在此所描述的电路板结构，其中：

图1为安装至印刷电路板组件的球栅阵列封装的不按比例的高层次图；

图2A为传统的电路板层的局部横截面图；

图2B为与图2A相似的视图，其表示与具有过大直径的传统阻焊盘有关的非平面松垂；

图3为改进的电路板结构的局部横截面图；

图4为表示制造图3的电路板结构的方法的流程图；

图5为应用于具有信号过孔的印刷电路板的图3的电路板结构的局部透视图。

具体实施方式