[发明专利]基于归一化延迟概率分布的小延迟缺陷测试方法

说明书

技术领域

本发明涉及一种小延迟缺陷测试方法，具体是基于归一化延迟概率分布的小延迟缺陷测试方法。

背景技术

在现代复杂的集成电路设计中，越来越大的电路规模导致单一的测试模型往往不能保证足够的故障覆盖率；因此需要多种类型的测试方法混合使用，包括固定故障测试，IDDQ，延迟测试等。随着电路速度的提升，延迟测试所覆盖的整个测试故障集的比例越来越大，延迟测试成为现阶段测试过程中重要的过程。随着工艺的发展，尤其是在45nm以下，工艺波动、串扰、电源噪声分布，非正常短路和开路等会大规模引入小延迟缺陷(small delay defect)，这些小延迟缺陷在低频电路中不会对功能正确性产生影响，但是在高频电路中，对于长路径，小延迟缺陷的累积很有可能引起时序功能失效，因此为了提高故障覆盖率和测试有效性，小延迟缺陷测试成为整体延迟测试的关键。

延迟测试根据故障类型，可以分成两类：路径延迟故障和跳变延迟故障。其中路径延迟故障由于故障敏化难度大，故障集数目随电路规模成指数增长等缺点，不适合运用在大规模集成电路中；而跳变延迟故障基于固定故障模型，其故障集规模与电路规模成线性关系，而且敏化容易，故障覆盖率可以达到99％以上。因此，现阶段的延迟测试基本上都是基于跳变故障模型。常规跳变延迟ATPG工具为了节省时间和测试集，尽可能让故障通过短路径敏化，而小延迟缺陷测试要求故障通过长路径敏化，因此常规延迟测试是不适合用来测试小延迟缺陷。

为了保证跳变故障通过长路径来敏化，研究人员主要通过两种方式来实现。一种是基于可测性设计方法(DFT)，称为超速(Faster-than-at-speed)测试方法。在电路中增加额外的锁相环(PLL)模块，采用高于系统时钟的测试时钟减少敏化路径的时间余量(Slack)大小，进而增加长路径的覆盖率，从而提高小延迟缺陷的测试覆盖。这种方法测试时间是全速(AT-speed)测试的数倍；而且由于工作频率高，会引起PSN(power-supply-noise)问题，引起IR降，最终会导致某些门延迟增大，会出现良率损失。另一种大类是ATPG方法，通过ATPG生成长路径敏化故障的测试向量。Synopsys，Mentor等EDA厂商开发出来一种全新的时序可知(Timing-aware)ATPG工具。Timing-aware工具通过标准延迟文件(SDF)指引ATPG对于某一个特定故障点的敏化使得它能够找到一条最长的敏化通路；但是该方法为了保证覆盖率会产生非常大的测试向量数目，而且SDF定义的最长路径在实际生产中由于工艺波动等因素不一定是最长路径，也不一定是可敏化的。这种方式生成的测试向量是静态测试向量，不包含工艺波动，串扰，电源噪声分布等动态因素，在实际小延迟缺陷测试中还需要考究其有效性。研究发现，N-detect模式的ATPG在N值足够的情况下可以保证跳变故障通过长路径敏化，其生成时间相比Timing-aware ATPG有很大降低，但是生成的测试向量规模非常大。通过选取小延迟缺陷测试活性大的测试向量，不仅可以保证小延迟缺陷测试的有效性，还可以大幅度降低测试向量规模；而且在选取测试向量的同时，考虑工艺波动，串扰等参数可以选取出带有实际属性的动态测试向量。Mahmut.Yilmaz等人提出基于长路径延迟故障概率分布指导测试向量的选取的方法。通过多次的蒙特卡洛分析标准单元的门延迟形成一个门延迟概率分布(DDP)，之后根据门的输入逻辑和功能，得出在特定输入下输出错误结果的概率值，计算出每个测试向量敏化的输出散失(Output Deviation)值。由于输出散失值跟路径长度成相关系数接近为1的正相关；因此通过输出散失值可以选取出最大活性的测试向量。这种方法模拟了工艺波动，串扰，PSN等因素的影响，但是在大规模电路中，计算输出散失的时候很容易出现计算饱和，而且整个计算散失的过程非常复杂，并且比较难确定测试集的最大数目，同时每个观测点的敏化概率是一样的。为了解决这些问题，Mohammad Tehranipoor和Ke Peng等人提出了采用长路径延迟概率分布(DPM)方法选择大活性的测试向量，其核心是基于正态分布概率理论，计算出每条路径的期望和方差。对每个测试向量计算出其敏化的所有路径的期望和方差，选择期望值大于阈值(一般定义为0.7*T_ck)的路径，并计算该路径大于阈值的概率值，再把每个路径的概率值累积起来设置为该测试向量的权重W。显然，采用这种方法可以避免出现饱和计算的问题，而且计算路径概率参数的复杂度要远远低于计算输出散失。不足的是，这种方法容易把敏化概率高敏化数目少的测试向量遗漏；这样选取出来的测试向量在小延迟缺陷测试的有效性上会受到较大的影响。