[发明专利]半导体检测电路及检测方法

权利要求书

1.一种半导体检测电路，其特征在于，包括：

两个待检测MOS晶体管，两个参考MOS晶体管，电流输入端和电流输出端；

位于所述电流输入端和电流输出端之间的两条串联电路，所述两条串联电路之间并联连接；

每一个串联电路包括一个待检测MOS晶体管和一个参考MOS晶体管，所述待检测MOS晶体管和参考MOS晶体管通过源/漏区相连接；

其中一条串联电路通过待检测MOS晶体管的源区或漏区与电流输入端相连接，另一条串联电路通过参考MOS晶体管的源区或漏区与电流输入端相连接；

所述待检测MOS晶体管的沟道区具有应力作用，所述参考MOS晶体管的沟道区不具有应力作用。

2.如权利要求1所述的半导体检测电路，其特征在于，所述待检测MOS晶体管和参考MOS晶体管为PMOS晶体管。

3.如权利要求1所述的半导体检测电路，其特征在于，所述待检测MOS晶体管和参考MOS晶体管为NMOS晶体管。

4.如权利要求1所述的半导体检测电路，其特征在于，所述待检测MOS晶体管和参考MOS晶体管在同一晶圆上形成。

5.如权利要求1所述的半导体检测电路，其特征在于，所述待检测MOS晶体管的源/漏区的材料的与半导体衬底的材料具有不同的晶格常数，所述参考MOS晶体管的源/漏区的材料与半导体衬底具有相同的晶格常数。

6.如权利要求1所述的半导体检测电路，其特征在于，所述待检测MOS晶体管的栅极结构和/或源漏区的部分或全部表面形成有应力层，所述参考MOS晶体管的表面未形成有应力层。

7.如权利要求1所述的半导体检测电路，其特征在于，位于不同串联电路上的待检测MOS晶体管的形成工艺相同，位于不同串联电路上的参考MOS晶体管的形成工艺相同。

8.一种利用如权利要求1所述的半导体检测电路的检测方法，其特征在于，包括：

在所述电流输入端和电流输出端之间施加测试电流；

测量一条串联电路中待检测MOS晶体管和参考MOS晶体管之间电压与另一条串联电路中待检测MOS晶体管和参考MOS晶体管之间电压的电压差，根据所述电压差和测试电流值来获得待检测MOS晶体管相对于参考MOS晶体管的源漏导通电阻的变化值。

9.如权利要求8所述的检测方法，其特征在于，所述待检测MOS晶体管的沟道区具有应力作用，所述参考MOS晶体管的沟道区不具有应力作用。

10.如权利要求9所述的检测方法，其特征在于，所述源漏导通电阻的变化值表征沟道区具有应力作用对MOS晶体管的源漏导通电阻的影响。

11.如权利要求8所述的检测方法，其特征在于，所述电阻变化值与电压差和测试电流值的关系式为：ΔR＝2*ΔV/I，其中，ΔR为源漏导通电阻变化值，ΔV为电压差，I为测试电流值。